公开(公告)号：CN101141646A

公开(公告)日：2008-03-12

申请号：CN200710030698.1

申请日：2007-09-30

Applicant: 暨南大学

Inventor： 易清明 ,  李松 ,  石敏

IPC: H04N7/32 ,  H04N7/26

Abstract: 本发明公开了一种基于AVS的帧内预测计算的硬件实现方法，采用8条分支并行执行的方式进行计算，构造了分支可重用单元和重用的加法运算单元ADDR3221，分支可重用单元在前端加上一组MUX进行预测模式的选择，在后端加一组MUX用于输出分支的选择，中间两个可重用的加法运算单元ADDR3221的结构为ADDR3221＝((a+c)+(b+1) >2，由3个加法器和2个移位器构成。本发明的优点在于速度快，面积小，功耗低，整个模块硬件实现的复杂度降低。

公开(公告)号：CN100586188C

公开(公告)日：2010-01-27

申请号：CN200710030698.1

申请日：2007-09-30

Applicant: 暨南大学

Inventor： 易清明 ,  李松 ,  石敏

IPC: H04N7/32 ,  H04N7/26

Abstract: 本发明公开了一种基于AVS的帧内预测计算的硬件实现方法，采用8条分支并行执行的方式进行计算，构造了分支可重用单元和重用的加法运算单元ADDR3221，分支可重用单元在前端加上一组MUX进行预测模式的选择，在后端加一组MUX用于输出分支的选择，中间两个可重用的加法运算单元ADDR3221的结构为ADDR3221＝((a+c)+(b+1)＜＜1)＞＞2，由3个加法器和2个移位器构成。本发明的优点在于速度快，面积小，功耗低，整个模块硬件实现的复杂度降低。