公开(公告)号：CN103488462B

公开(公告)日：2016-04-13

申请号：CN201310404966.7

申请日：2013-09-06

Applicant: 暨南大学

Inventor： 易清明 ,  陈明敏 ,  石敏 ,  曾杰麟

IPC: G06F9/38

Abstract: 本发明公开了一种改进型8051IP核，包括ROM模块、译码模块、控制模块、运算模块、RAM模块，相较于现有技术，其具有以下创新：(1)将传统的8051的机器周期改为时钟周期。(2)运算模块使用单周期除法器和单周期乘法器。(3)采用4级流水线技术。(4)将程序存储器ROM位宽由8位扩展为24位。本发明采用全新的24指令位宽架构，可以一次从程序存储器中读出3个字节，从而将标准8051复杂指令集变为精简指令集。同时采用四级流水线技术，提高了指令执行效率。非跳转指令可以在一个时钟周期内完成，跳转指令可以在2个时钟周期完成。单周期乘法器，单周期除法器，与标准8051相比速度提升了48倍。同时占用较少的逻辑资源。根据Dhrystone2.1测试，是传统8051的执行速度的14倍。

公开(公告)号：CN103617137B

公开(公告)日：2016-09-07

申请号：CN201310626232.3

申请日：2013-11-29

Applicant: 暨南大学

Inventor： 易清明 ,  曾杰麟 ,  石敏 ,  陈明敏

IPC: G06F13/24

Abstract: 本发明公开了一种兼容8051IP核的中断控制器及其控制方法，该控制器包括输入接口、输出接口、中断允许寄存器IE、中断优先级寄存器IP等，其中IE用于根据中断优先级寄存器IP中的特殊寄存器复用标志位，存储8051系列微处理器的中断允许位或扩展的中断允许位；IP用于根据该寄存器中的特殊寄存器复用标志位，存储8051系列微处理器的中断优先级或进行扩展的中断优先级设置。该控制方法是根据用户需要可以对中断允许寄存器IE以及中断优先级寄存器IP采用默认的或改进的定义方式，如果是改进的定义方式，则IP核通过启用特殊寄存器复用，从而使该中断控制器IP核能够支持15个中断源的中断请求以及7级的中断优先级。

公开(公告)号：CN103617137A

公开(公告)日：2014-03-05

申请号：CN201310626232.3

申请日：2013-11-29

Applicant: 暨南大学

Inventor： 易清明 ,  曾杰麟 ,  石敏 ,  陈明敏

IPC: G06F13/24

Abstract: 本发明公开了一种兼容8051 IP核的中断控制器及其控制方法，该控制器包括输入接口、输出接口、中断允许寄存器IE、中断优先级寄存器IP等，其中IE用于根据中断优先级寄存器IP中的特殊寄存器复用标志位，存储8051系列微处理器的中断允许位或扩展的中断允许位；IP用于根据该寄存器中的特殊寄存器复用标志位，存储8051系列微处理器的中断优先级或进行扩展的中断优先级设置。该控制方法是根据用户需要可以对中断允许寄存器IE以及中断优先级寄存器IP采用默认的或改进的定义方式，如果是改进的定义方式，则IP核通过启用特殊寄存器复用，从而使该中断控制器IP核能够支持15个中断源的中断请求以及7级的中断优先级。

公开(公告)号：CN103488462A

公开(公告)日：2014-01-01

申请号：CN201310404966.7

申请日：2013-09-06

Applicant: 暨南大学

Inventor： 易清明 ,  陈明敏 ,  石敏 ,  曾杰麟

IPC: G06F9/38

Abstract: 本发明公开了一种改进型8051IP核，包括ROM模块、译码模块、控制模块、运算模块、RAM模块，相较于现有技术，其具有以下创新：(1)将传统的8051的机器周期改为时钟周期。(2)运算模块使用单周期除法器和单周期乘法器。(3)采用4级流水线技术。(4)将程序存储器ROM位宽由8位扩展为24位。本发明采用全新的24指令位宽架构，可以一次从程序存储器中读出3个字节，从而将标准8051复杂指令集变为精简指令集。同时采用四级流水线技术，提高了指令执行效率。非跳转指令可以在一个时钟周期内完成，跳转指令可以在2个时钟周期完成。单周期乘法器，单周期除法器，与标准8051相比速度提升了48倍。同时占用较少的逻辑资源。根据Dhrystone2.1测试，是传统8051的执行速度的14倍。