公开(公告)号：CN1615551A

公开(公告)日：2005-05-11

申请号：CN03802291.5

申请日：2003-01-15

Applicant: 旭化成电子株式会社

Inventor： 渡边隆行 ,  柴田佳彦 ,  氏原刚志 ,  吉田孝志 ,  大山明彦

IPC: H01L43/06 ,  H01L43/14 ,  G01R33/07 ,  H01L21/338 ,  H01L29/778 ,  H01L29/812

CPC classification number: H01L29/201 ,  G01R33/07 ,  H01L29/205 ,  H01L43/065 ,  H01L43/14

Abstract: 本发明提供化合物半导体叠层构造体、霍尔元件和霍尔元件的制造方法。可以稳定地提供电子迁移率和薄膜电阻高，并且温度特性优越的量子阱型化合物半导体的叠层体，因此，可以在工业上提供灵敏度高电力消耗低，并且温度特性也优越的霍尔元件。层叠由Al、Ga、In、As和P中至少2种元素和Sb构成的第1和第2化合物半导体层和InxGa1－xAsySb1－y(0.8≤x≤1.0，0.8≤y≤1.0)组成的化合物半导体的活性层，使第1和第2化合物半导体层中的每一个，与活性层比较，具有宽带隙和大于等于5倍的电阻值而进行成膜，将第1和第2化合物半导体层和活性层的晶格常数差都设定在0.0～1.2％的范围内，并将活性层的厚度设定在30～100nm的范围内，构成化合物半导体的叠层构造体。