-
公开(公告)号：CN103370697A
公开(公告)日：2013-10-23
申请号：CN201280008715.0
申请日：2012-02-23
Applicant: 日本电气株式会社
IPC: G06F13/10
CPC classification number: G06F13/16 , G06F13/102 , G06F13/28 , G06F2213/0026
Abstract: CPU80在核心模式下控制从第一设备到第二设备的数据传送。主要存储器90存储待从第一设备传送到第二设备的数据。CPU80具有：控制第一设备的第一设备控制装置81；控制第二设备的第二设备控制装置；以及数据传送控制装置83，数据传送控制装置83做出指令第一设备控制装置81将从第一设备读取的数据存储在主要存储器3中的读指令，以及做出指令第二设备控制装置82将存储在主要存储器3中的数据写入第二设备的写指令。
-
公开(公告)号：CN103370697B
公开(公告)日：2016-09-07
申请号：CN201280008715.0
申请日：2012-02-23
Applicant: 日本电气株式会社
IPC: G06F13/10
CPC classification number: G06F13/16 , G06F13/102 , G06F13/28 , G06F2213/0026
Abstract: CPU80在核心模式下控制从第一设备到第二设备的数据传送。主要存储器90存储待从第一设备传送到第二设备的数据。CPU80具有：控制第一设备的第一设备控制装置81；控制第二设备的第二设备控制装置；以及数据传送控制装置83，数据传送控制装置83做出指令第一设备控制装置81将从第一设备读取的数据存储在主要存储器3中的读指令，以及做出指令第二设备控制装置82将存储在主要存储器3中的数据写入第二设备的写指令。
-
公开(公告)号：CN101180612A
公开(公告)日：2008-05-14
申请号：CN200680010763.8
申请日：2006-03-30
Applicant: 日本电气株式会社
Inventor： 高桥雅彦
CPC classification number: G06F12/0238 , G06F9/445 , G06F12/0292 , G06F12/08 , G06F12/1027 , G06F2212/2022 , G06F2212/401 , G06F2212/68 , G06F2212/7201
Abstract: ROM(非易失性存储单元(152)预先存储经转换的映像数据(290)和未经历数据转换的初始操作映像(224)。当数据在逻辑块单元中经历数据转换(压缩、加密等等)之后，一个或多个逻辑块被聚集到预定大小的物理块中并被存储在非易失性存储单元(152)中。当对没有展开数据的逻辑块进行第一次访问时，包含该块的物理块中包含的所有逻辑块都被一次性展开(已经历转换的数据经历逆向转换以获得原始数据)。因而，对物理块进行一次访问就足够了。也就是说，可以执行有效的存储器管理和计算机系统的高速启动。
-
-
Search Results
3
records
(took 0.017 seconds)
