公开(公告)号：CN101018107B

公开(公告)日：2011-11-02

申请号：CN200610172145.5

申请日：2006-12-29

Applicant: 日本电气株式会社

Inventor： 冈崎巧 ,  野垣智士 ,  小林昭 ,  仙田裕三

IPC: H04L1/00 ,  H04L1/22

CPC classification number: H03M13/35

Abstract: 一种数据接收设备，包括：解码器，基于1)输入数据和2)多对控制数据和冗余数据产生多个已解码的数据，在每一个所述对中，所述控制数据定义选定的编码过程，以及基于所述控制数据和所述输入数据通过所述选定的编码过程产生所述冗余数据；选择控制部分，基于从通过其接收所述输入数据的介质获得的信息来产生差错发生信息；以及选择部分，基于所述差错发生信息，从所述输入数据和所述多个已解码的数据中选择输出数据。

公开(公告)号：CN101018107A

公开(公告)日：2007-08-15

申请号：CN200610172145.5

申请日：2006-12-29

Applicant: 日本电气株式会社

Inventor： 冈崎巧 ,  野垣智士 ,  小林昭 ,  仙田裕三

IPC: H04L1/00 ,  H04L1/22

CPC classification number: H03M13/35

Abstract: 一种数据接收设备，包括：解码器，基于1)输入数据和2)多对控制数据和冗余数据产生多个已解码的数据，在每一个所述对中，所述控制数据定义选定的编码过程，以及基于所述控制数据和所述输入数据通过所述选定的编码过程产生所述冗余数据；选择控制部分，基于从通过其接收所述输入数据的介质获得的信息来产生差错发生信息；以及选择部分，基于所述差错发生信息，从所述输入数据和所述多个已解码的数据中选择输出数据。