信号处理方法及信号处理设备

    公开(公告)号:CN100449937C

    公开(公告)日:2009-01-07

    申请号:CN03805635.6

    申请日:2003-02-21

    Inventor: 松野典朗

    CPC classification number: H04B1/0007 H03D3/007 H04B1/28

    Abstract: 一个输入到输入端(1)的信号被输入到混频器(2、3),并且分别以具有90度相位差的本地信号进行降频变换,从而获得I信号和Q信号。混频器(3)的输出信号由移相器(6)延迟90度相位。加法器(7)输出I信号和Q信号的和信号,减法器(8)输出I信号和Q信号之间的差信号。和信号及差信号输入到带通滤波器(9、10)中,其中处于不需的频带上的信号被截除,然后由AD转换器(11、12)转换为数字信号并输入到信号处理器(13)中。在信号处理器(13)中,形成和信号和差信号的关联信号,并使用关联信号和差信号移除包括在和信号中的图像信号。

    信号处理装置及非整数分频器以及使用它的小数N-PLL合成器

    公开(公告)号:CN1672330A

    公开(公告)日:2005-09-21

    申请号:CN03817406.5

    申请日:2003-06-26

    Inventor: 松野典朗

    CPC classification number: H03L7/1976

    Abstract: 加法器(2)和延迟器(4)构成20位输入的累加器,与信号输入端子(1)连接。加法器(8)和延迟器(10)构成9位输入的累加器,其高8位中输入的是加法器(2)的输出的高8位,最低位的输入中连接3输入NAND门(30)的输出。加法器(13)和延迟器(15)构成6位输入的累加器,并输入加法器(8)的输出的高6位。加法器(18)和延迟器(20)构成4位输入的累加器,并输入加法器(13)的输出的高4位。所述3输入的NAND门中,输入的是延迟器(20)的输出的低3位。

    信号处理装置和信号处理方法

    公开(公告)号:CN101743730B

    公开(公告)日:2014-02-12

    申请号:CN200880024084.5

    申请日:2008-07-09

    CPC classification number: H04L27/364 H04L25/06

    Abstract: 本发明提供一种通过简单的构成方式来抑制直流偏移和比较器的误差并高精度地补偿IQ信号的振幅和相位的失配的调制器(无线装置、调制方法)。控制部(14)基于通过以下方式获得的判断结果来导出调整值和补偿值:执行将测试信号提供给正交调制器而生成的调制信号的包络线检波并对该检波结果进行比较判断。并且,单元(17)基于导出的补偿值来推定正交调制器的直流偏移和IQ失配。所述测试信号包括第一组合和第二组合,所述第一组合包括第一测试信号(I1、Q1)和与该第一测试信号具有预定关系的第二测试信号(I2、Q2),所述第二组合与所述第一组合的同相·正交分量具有预定的关系。所述控制部(14)基于与所述第一组合和所述第二组合相对应地分别导出的第一调整值和第二调整值来求出所述补偿值。

    信号处理装置和信号处理方法

    公开(公告)号:CN101743730A

    公开(公告)日:2010-06-16

    申请号:CN200880024084.5

    申请日:2008-07-09

    CPC classification number: H04L27/364 H04L25/06

    Abstract: 提供一种通过简单的构成方式来抑制直流偏移和比较器的误差并高精度地补偿IQ信号的振幅和相位的失配的调制器(无线装置、调制方法)。控制部(14)基于通过以下方式获得的判断结果来导出调整值和补偿值:执行将测试信号提供给正交调制器而生成的调制信号的包络线检波并对该检波结果进行比较判断。并且,单元(17)基于导出的补偿值来推定正交调制器的直流偏移和IQ失配。所述测试信号包括第一组合和第二组合,所述第一组合包括第一测试信号(I1、Q1)和与该第一测试信号具有预定关系的第二测试信号(I2、Q2),所述第二组合与所述第一组合的同相·正交分量具有预定的关系。所述控制部(14)基于与所述第一组合和所述第二组合相对应地分别导出的第一调整值和第二调整值来求出所述补偿值。

    PLL电路
    5.
    发明公开

    公开(公告)号:CN1714509A

    公开(公告)日:2005-12-28

    申请号:CN200380103727.2

    申请日:2003-11-21

    CPC classification number: H03L7/199 H03L7/099 H03L7/0997 H03L7/10

    Abstract: 一种PLL电路,具有:相位比较机构,其对基准信号和内部信号的相位进行比较,并输出与其相位差对应的相位差信号;多个振荡器,其具有互不相同的频率可变范围,且根据各个相位控制信号控制振荡频率;选择机构,其根据相位差信号或相位控制信号,选择多个振荡器的输出中的1个;和分频机构,其通过将由选择机构选择的振荡器的输出分频,生成内部信号;并且,在振荡器的选择状态发生变化时使所述分频器的输出相位与基准信号的相位接近。由此,可根据所期望的振荡频率,在短时间内选择所需的电压控制振荡器。

    信号处理方法及信号处理设备

    公开(公告)号:CN1639964A

    公开(公告)日:2005-07-13

    申请号:CN03805635.6

    申请日:2003-02-21

    Inventor: 松野典朗

    CPC classification number: H04B1/0007 H03D3/007 H04B1/28

    Abstract: 一个输入到输入端(1)的信号被输入到混频器(2、4),并且分别以具有90度相位差的本地信号进行降频变换,从而获得I信号和Q信号。混频器(4)的输出信号由移相器(6)延迟90度相位。加法器(7)输出I信号和Q信号的和信号,减法器(8)输出I信号和Q信号之间的差信号。和信号及差信号输入到带通滤波器(9、10)中,其中处于不需的频带上的信号被截除,然后由AD转换器(11、12)转换为数字信号并输入到信号处理器(13)中。在信号处理器(13)中,形成和信号和差信号的关联信号,并使用关联信号和差信号移除包括在和信号中的图像信号。

Patent Agency Ranking