-
公开(公告)号：CN108563280A
公开(公告)日：2018-09-21
申请号：CN201810511655.3
申请日：2018-05-25
Applicant: 成都信息工程大学
IPC: G05F1/567
Abstract: 一种提升电源抑制比的带隙基准源，属于模拟电路技术领域。带隙基准核心模块包括一个预稳压电路结构，该预稳压电路结构包括两条支路，分别是第五PMOS管和第二NMOS管，以及第六PMOS管和第三NMOS管，由于反馈的作用，这两条支路均是低阻抗支路，因此从供电电压到P点具有较高的电源抑制比，从而实现了整个带隙基准核心电路电源抑制比的提升；启动电路模块用于在电路刚开始启动时拉低带隙基准核心模块中第一PMOS管和第四PMOS管的栅极电位，同时控制电流流过第一双极型晶体管、第二双极型晶体管和第三双极型晶体管的基极，启动完成后退出。本发明与传统的带隙基准相比能够实现基准源电源抑制比的提升，同时与传统的预稳压技术相比功耗更低。
-
公开(公告)号：CN108563280B
公开(公告)日：2023-04-28
申请号：CN201810511655.3
申请日：2018-05-25
Applicant: 成都信息工程大学
IPC: G05F1/567
Abstract: 一种提升电源抑制比的带隙基准源，属于模拟电路技术领域。带隙基准核心模块包括一个预稳压电路结构，该预稳压电路结构包括两条支路，分别是第五PMOS管和第二NMOS管，以及第六PMOS管和第三NMOS管，由于反馈的作用，这两条支路均是低阻抗支路，因此从供电电压到P点具有较高的电源抑制比，从而实现了整个带隙基准核心电路电源抑制比的提升；启动电路模块用于在电路刚开始启动时拉低带隙基准核心模块中第一PMOS管和第四PMOS管的栅极电位，同时控制电流流过第一双极型晶体管、第二双极型晶体管和第三双极型晶体管的基极，启动完成后退出。本发明与传统的带隙基准相比能够实现基准源电源抑制比的提升，同时与传统的预稳压技术相比功耗更低。
-
公开(公告)号：CN208224883U
公开(公告)日：2018-12-11
申请号：CN201820788355.5
申请日：2018-05-25
Applicant: 成都信息工程大学
IPC: G05F1/567
Abstract: 一种提升电源抑制比的带隙基准源，属于模拟电路技术领域。带隙基准核心模块包括一个预稳压电路结构，该预稳压电路结构包括两条支路，分别是第五PMOS管和第二NMOS管，以及第六PMOS管和第三NMOS管，由于反馈的作用，这两条支路均是低阻抗支路，因此从供电电压到P点具有较高的电源抑制比，从而实现了整个带隙基准核心电路电源抑制比的提升；启动电路模块用于在电路刚开始启动时拉低带隙基准核心模块中第一PMOS管和第四PMOS管的栅极电位，同时控制电流流过第一双极型晶体管、第二双极型晶体管和第三双极型晶体管的基极，启动完成后退出。本实用新型与传统的带隙基准相比能够实现基准源电源抑制比的提升，同时与传统的预稳压技术相比功耗更低。(ESM)同样的发明创造已同日申请发明专利
-
-
Search Results
3
records
(took 0.017 seconds)
