-
公开(公告)号：CN108959138A
公开(公告)日：2018-12-07
申请号：CN201810451270.2
申请日：2018-05-11
Applicant: 意法半导体股份有限公司
IPC: G06F13/20
CPC classification number: G06F21/85 , G06F13/4022 , G06F15/7807 , G06F21/72 , G06F21/74 , G06F13/20
Abstract: 一种系统包括：知识产权电路；通用输入/输出电路，经由数据路径耦合至知识产权电路；以及开关，耦合至数据路径。开关经由在开关使能路径上传播的开关使能信号可启动，开关使能路径具有耦合至知识产权电路的第一端和耦合至通用输入/输出电路的第二端。系统还包括沿着开关使能路径耦合在知识产权电路与通用输入/输出电路之间的安全链路电路。安全链路电路对知识产权电路和通用输入/输出电路的安全性状态敏感，安全链路电路配置为响应于知识产权电路和通用输入/输出电路具有相同的安全性状态，而允许在开关使能路径上传播开关使能信号。
-
公开(公告)号：CN113672072B
公开(公告)日：2024-12-20
申请号：CN202110521788.0
申请日：2021-05-13
Applicant: 意法半导体股份有限公司
IPC: G06F1/3234
Abstract: 本公开的各实施例涉及用于节省微控制器功率的方法和设备。节电系统包括针对留存外围设备的留存存储器元件，留存存储器元件在操作功率模式期间被设置为逻辑状态，并且在增强型节电模式期间保持逻辑状态。节电系统还包括针对非留存外围设备的非留存存储器元件，非留存存储器元件在节电系统的操作功率模式期间被设置为逻辑状态；以及控制器，指示留存存储器元件在处于增强型节电模式时保持其逻辑状态。
-
公开(公告)号：CN108959138B
公开(公告)日：2021-08-06
申请号：CN201810451270.2
申请日：2018-05-11
Applicant: 意法半导体股份有限公司
IPC: G06F13/20
Abstract: 一种系统包括：知识产权电路；通用输入/输出电路，经由数据路径耦合至知识产权电路；以及开关，耦合至数据路径。开关经由在开关使能路径上传播的开关使能信号可启动，开关使能路径具有耦合至知识产权电路的第一端和耦合至通用输入/输出电路的第二端。系统还包括沿着开关使能路径耦合在知识产权电路与通用输入/输出电路之间的安全链路电路。安全链路电路对知识产权电路和通用输入/输出电路的安全性状态敏感，安全链路电路配置为响应于知识产权电路和通用输入/输出电路具有相同的安全性状态，而允许在开关使能路径上传播开关使能信号。
-
Patent Agency Ranking
公开(公告)号：CN113672072A
公开(公告)日：2021-11-19
申请号：CN202110521788.0
申请日：2021-05-13
Applicant: 意法半导体股份有限公司
IPC: G06F1/3234
Abstract: 本公开的各实施例涉及用于节省微控制器功率的方法和设备。节电系统包括针对留存外围设备的留存存储器元件，留存存储器元件在操作功率模式期间被设置为逻辑状态，并且在增强型节电模式期间保持逻辑状态。节电系统还包括针对非留存外围设备的非留存存储器元件，非留存存储器元件在节电系统的操作功率模式期间被设置为逻辑状态；以及控制器，指示留存存储器元件在处于增强型节电模式时保持其逻辑状态。
-
公开(公告)号：CN108572938B
公开(公告)日：2022-06-24
申请号：CN201710898491.X
申请日：2017-09-28
Applicant: 意法半导体股份有限公司 , 意法半导体(鲁塞)公司
IPC: G06F15/78
Abstract: 本公开涉及在IP与多个GPIO之间具有安全SOC连接的系统及对应方法。例如，一种集成电路包括：一个或多个知识产权(IP)核；一个或多个通用输入/输出(GPIO)接口，每个GPIO接口均具有一个或多个端口；以及一个或多个安全电路，每个安全电路均耦合在IP核与GPIO接口之间。安全电路在操作中基于IP核的安全状态的指示、GPIO接口的安全状态的指示或者IP核的安全状态的指示与GPIO接口的安全状态的指示两者选择性地启用耦合至安全电路的IP核与GPIO接口之间的通信。
-
公开(公告)号：CN108572938A
公开(公告)日：2018-09-25
申请号：CN201710898491.X
申请日：2017-09-28
Applicant: 意法半导体股份有限公司 , 意法半导体(鲁塞)公司
IPC: G06F15/78
Abstract: 本公开涉及在IP与多个GPIO之间具有安全SOC连接的系统及对应方法。例如，一种集成电路包括：一个或多个知识产权(IP)核；一个或多个通用输入/输出(GPIO)接口，每个GPIO接口均具有一个或多个端口；以及一个或多个安全电路，每个安全电路均耦合在IP核与GPIO接口之间。安全电路在操作中基于IP核的安全状态的指示、GPIO接口的安全状态的指示或者IP核的安全状态的指示与GPIO接口的安全状态的指示两者选择性地启用耦合至安全电路的IP核与GPIO接口之间的通信。
-
公开(公告)号：CN208188832U
公开(公告)日：2018-12-04
申请号：CN201820703208.3
申请日：2018-05-11
Applicant: 意法半导体股份有限公司
IPC: G06F21/72
Abstract: 本公开涉及包括知识产权电路和通用输入/输出电路的系统和设备。该系统包括：知识产权电路；通用输入/输出电路，经由数据路径耦合至知识产权电路；以及开关，耦合至数据路径。开关经由在开关使能路径上传播的开关使能信号可启动，开关使能路径具有耦合至知识产权电路的第一端和耦合至通用输入/输出电路的第二端。系统还包括沿着开关使能路径耦合在知识产权电路与通用输入/输出电路之间的安全链路电路。安全链路电路对知识产权电路和通用输入/输出电路的安全性状态敏感，安全链路电路配置为响应于知识产权电路和通用输入/输出电路具有相同的安全性状态，而允许在开关使能路径上传播开关使能信号。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN207380710U
公开(公告)日：2018-05-18
申请号：CN201721260614.9
申请日：2017-09-28
Applicant: 意法半导体股份有限公司 , 意法半导体(鲁塞)公司
CPC classification number: G06F21/76 , G06F21/606
Abstract: 本公开涉及集成电路与系统。例如，一种集成电路包括：一个或多个知识产权(IP)核；一个或多个通用输入/输出(GPIO)接口，每个GPIO接口均具有一个或多个端口；以及一个或多个安全电路，每个安全电路均耦合在IP核与GPIO接口之间。安全电路在操作中基于IP核的安全状态的指示、GPIO接口的安全状态的指示或者IP核的安全状态的指示与GPIO接口的安全状态的指示两者选择性地启用耦合至安全电路的IP核与GPIO接口之间的通信。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.022 seconds)
