-
Patent Agency Ranking
公开(公告)号：CN114365290A
公开(公告)日：2022-04-15
申请号：CN201980100172.7
申请日：2019-09-10
Applicant: 微软技术许可有限责任公司
Abstract: 一种制造方法，包括：在衬底(2)的晶体表面上形成非晶材料的掩模(10)，该掩模具有开口图案，开口图案限定有源区的区域，一个或多个有源设备的一个或多个组件在有源区的区域中将要被形成，该掩模还限定非有源区，有源设备在非有源区中不被形成；以及通过外延生长过程，形成穿过掩模的沉积材料(4)。因此，沉积材料在有源区的开口中形成。穿过掩模的开口图案还包括在非有源区中形成的一个或多个存储区(8)，存储区中的每个存储区通过掩模中的开口图案被连接到有源区中的区域中的至少一个区域，并且作为外延生长的一部分，沉积材料在存储区中形成。
-
公开(公告)号：CN114600262B
公开(公告)日：2025-02-21
申请号：CN202080073351.9
申请日：2020-10-21
Applicant: 微软技术许可有限责任公司
Abstract: 一种半导体超导体混合器件(100)包括以夹层结构被布置在第一绝缘层和第二绝缘层(16a，16b)之间的半导体层(10)、以及被布置在半导体层的边缘(14)之上以实现半导体与超导体之间的能级杂化的超导体层(12)。优选地，还包括用于能级杂化的静电控制的栅极电极(20)。该器件可能在量子计算机中很有用。还提供了一种制造该器件的方法、以及一种在该器件中诱导拓扑行为的方法。
-
公开(公告)号：CN114072915A
公开(公告)日：2022-02-18
申请号：CN201980092131.8
申请日：2019-02-15
Applicant: 微软技术许可有限责任公司 , 代尔夫特理工大学
Abstract: 一种制造设备(12)的方法，该方法包括：在基板上方形成电子电路装置的部分和阴影壁结构(13)，并且然后通过在以相对于基板平面成锐角的至少第一沉积方向上沉积导电材料，在基板上沉积导电层(5)。阴影壁结构被布置成在沉积中投下阴影，以留下导电材料未沉积的区域。阴影壁结构包括一个或多个间隙(15)，每个间隙短于将阴影投射到间隙中的阴影壁结构的相应部分的阴影长度，以防止导电材料在间隙中形成，并由此形成上部导电层的彼此电隔离的区域。这些被布置成形成导电元件，以用于向电子电路装置施加信号和/或从电子电路接收信号。
-
公开(公告)号：CN114072915B
公开(公告)日：2025-05-02
申请号：CN201980092131.8
申请日：2019-02-15
Applicant: 微软技术许可有限责任公司 , 代尔夫特理工大学
Abstract: 一种制造设备(12)的方法，该方法包括：在基板上方形成电子电路装置的部分和阴影壁结构(13)，并且然后通过在以相对于基板平面成锐角的至少第一沉积方向上沉积导电材料，在基板上沉积导电层(5)。阴影壁结构被布置成在沉积中投下阴影，以留下导电材料未沉积的区域。阴影壁结构包括一个或多个间隙(15)，每个间隙短于将阴影投射到间隙中的阴影壁结构的相应部分的阴影长度，以防止导电材料在间隙中形成，并由此形成上部导电层的彼此电隔离的区域。这些被布置成形成导电元件，以用于向电子电路装置施加信号和/或从电子电路接收信号。
-
公开(公告)号：CN114600262A
公开(公告)日：2022-06-07
申请号：CN202080073351.9
申请日：2020-10-21
Applicant: 微软技术许可有限责任公司
Abstract: 一种半导体超导体混合器件(100)包括以夹层结构被布置在第一绝缘层和第二绝缘层(16a，16b)之间的半导体层(10)、以及被布置在半导体层的边缘(14)之上以实现半导体与超导体之间的能级杂化的超导体层(12)。优选地，还包括用于能级杂化的静电控制的栅极电极(20)。该器件可能在量子计算机中很有用。还提供了一种制造该器件的方法、以及一种在该器件中诱导拓扑行为的方法。
-
-
-
-
Search Results
5
records
(took 0.024 seconds)
