公开(公告)号：CN110166160B

公开(公告)日：2020-04-03

申请号：CN201910446978.3

申请日：2019-05-27

Applicant: 山东大学

Inventor： 严发宝 ,  刘宇晴 ,  陈耀 ,  武昭 ,  苏艳蕊

IPC: H04J3/06 ,  H04B10/272 ,  H04L12/44 ,  H04L7/00

Abstract: 本发明涉及一种星形网络时间频率同步系统及同步方法，所述同步系统包括主站、从站以及连接所述主站和从站的多条传输光纤，主站包括中心时钟、与中心时钟连接的多个波分复用器Ⅰ、与波分复用器Ⅰ连接的时间间隔测量模块、与时间间隔测量模块连接的主控模块以及与主控模块连接的多个延迟线，每个波分复用器Ⅰ连接一个延迟线，每个延迟线连接一条传输光纤，波分复用器Ⅰ和延迟线的数量与传输光纤的数量相同；从站包括多个波分复用器Ⅱ和多个用户端，波分复用器Ⅱ和用户端的数量与所述传输光纤的数量相同，每个波分复用器Ⅱ连接一条传输光纤，每个用户端与一个波分复用器Ⅱ。本发明时间和频率信号同时传输同时补偿，时间频率同步精度高，频率信号相位一致。

公开(公告)号：CN111736655B

公开(公告)日：2024-04-19

申请号：CN202010588706.X

申请日：2020-06-24

Applicant: 山东大学

Inventor： 严发宝 ,  张磊 ,  张园园 ,  尚自乾 ,  陈耀 ,  武昭 ,  苏艳蕊 ,  路光 ,  王冰 ,  刘洋 ,  徐柯 ,  刘宇晴

IPC: G06F1/08 ,  G06F1/24

Abstract: 本公开涉及一种应用于时钟芯片的配置方法，包括以下步骤，获取时钟芯片HMC7044中各寄存器的值，使用Verilog语言编写配置文件、SPI协议程序；使用Verilog语言编写寄存器配置的主程序，将编写的SPI协议程序嵌入主程序中，进行联合仿真和综合，生产可下载的文件；连接FPGA芯片与时钟芯片并上电，对FPGA芯片进行复位，向FPGA芯片烧写下载文件，FPGA芯片运行程序，通过SPI通信配置时钟芯片HMC7044，使其正常工作。

公开(公告)号：CN110166160A

公开(公告)日：2019-08-23

申请号：CN201910446978.3

申请日：2019-05-27

Applicant: 山东大学

Inventor： 严发宝 ,  刘宇晴 ,  陈耀 ,  武昭 ,  苏艳蕊

IPC: H04J3/06 ,  H04B10/272 ,  H04L12/44 ,  H04L7/00

Abstract: 本发明涉及一种星形网络时间频率同步系统及同步方法，所述同步系统包括主站、从站以及连接所述主站和从站的多条传输光纤，主站包括中心时钟、与中心时钟连接的多个波分复用器Ⅰ、与波分复用器Ⅰ连接的时间间隔测量模块、与时间间隔测量模块连接的主控模块以及与主控模块连接的多个延迟线，每个波分复用器Ⅰ连接一个延迟线，每个延迟线连接一条传输光纤，波分复用器Ⅰ和延迟线的数量与传输光纤的数量相同；从站包括多个波分复用器Ⅱ和多个用户端，波分复用器Ⅱ和用户端的数量与所述传输光纤的数量相同，每个波分复用器Ⅱ连接一条传输光纤，每个用户端与一个波分复用器Ⅱ。本发明时间和频率信号同时传输同时补偿，时间频率同步精度高，频率信号相位一致。

公开(公告)号：CN111736655A

公开(公告)日：2020-10-02

申请号：CN202010588706.X

申请日：2020-06-24

Applicant: 山东大学

Inventor： 严发宝 ,  张磊 ,  张园园 ,  尚自乾 ,  陈耀 ,  武昭 ,  苏艳蕊 ,  路光 ,  王冰 ,  刘洋 ,  徐柯 ,  刘宇晴

IPC: G06F1/08 ,  G06F1/24

Abstract: 本公开涉及一种应用于时钟芯片的配置方法，包括以下步骤，获取时钟芯片HMC7044中各寄存器的值，使用Verilog语言编写配置文件、SPI协议程序；使用Verilog语言编写寄存器配置的主程序，将编写的SPI协议程序嵌入主程序中，进行联合仿真和综合，生产可下载的文件；连接FPGA芯片与时钟芯片并上电，对FPGA芯片进行复位，向FPGA芯片烧写下载文件，FPGA芯片运行程序，通过SPI通信配置时钟芯片HMC7044，使其正常工作。