-
公开(公告)号：CN116126216A
公开(公告)日：2023-05-16
申请号：CN202211109194.X
申请日：2022-09-13
Applicant: 富士通株式会社 , 大学共同利用机关法人信息与系统研究机构
Abstract: 一种处理器包括：发出单元，该发出单元用于向存储装置发出读取访问请求；缓存，该缓存包括存储体，该存储体能够保存从读取自存储装置的数据划分的第一数据；交换机，该交换机将发出单元和存储体互连；以及数据分布单元，该数据分布单元设置在发出单元与交换机之间。在从发出单元发出的读取访问请求的读取目标数据中的每一个是包括在第一数据中的第二数据之一的情况下，交换机将读取访问请求之一输出至作为读取目标的存储体，并且从存储体读取的第一数据被输出至数据分布单元。数据分布单元将从接收自交换机的第一数据划分的第二数据中的每一个并行输出至作为读取访问请求的发起者的发出单元。
Search Results
1
records
(took 0.034 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
