公开(公告)号：CN104065569A

公开(公告)日：2014-09-24

申请号：CN201410057908.6

申请日：2014-02-20

Applicant: 富士通株式会社

Inventor： 长塚雅明

IPC: H04L12/703 ,  H04L12/937 ,  G06F13/28

CPC classification number: H04L43/0829 ,  H04L41/064

Abstract: 本发明涉及处理装置和数据传送方法。一种装置包括第一设备、交换设备和第二设备。第一设备包括：第一传送器，被配置成传送多个分组；以及控制器，被配置成将第一时间信息添加到多个分组中包括的第一分组，第一时间信息指示开始传送多个分组的第一时间。交换设备包括：第一接收器，被配置成接收从第一传送器传送的多个分组；仲裁器，被配置成获取指示发生链路接通的第二时间的第二时间信息，将第二时间信息与第一时间信息进行比较，并且在第二时间晚于第一时间的情况下删除从第一传送器最终传送的第二分组；以及第二传送器，被配置成传送除了第二分组以外的多个分组。第二设备包括：第二接收器，被配置成接收从第二传送器传送的多个分组。

公开(公告)号：CN101030173A

公开(公告)日：2007-09-05

申请号：CN200610092532.8

申请日：2006-06-15

Applicant: 富士通株式会社

Inventor： 西野秀治 ,  长塚雅明 ,  细江广治

IPC: G06F12/10

CPC classification number: G06F12/1036 ,  G06F2212/654 ,  G06F2212/681

Abstract: 一种地址转换设备，其中：第一地址转换表根据存储于页表中的地址数据，存储与主存储器中的接收缓冲区对应的第一地址数据。第二地址转换表根据存储于页表中的地址数据存储与主存储器中除了接收缓冲区之外的其他区域对应的第二地址数据。地址转换请求判断单元判断地址转换请求是否与接收缓冲区有关。地址转换单元基于地址转换请求判断单元的判断结果来转换地址。

公开(公告)号：CN101030121A

公开(公告)日：2007-09-05

申请号：CN200610121420.0

申请日：2006-08-22

Applicant: 富士通株式会社

Inventor： 冈洋之 ,  长塚雅明

IPC: G06F3/06 ,  G06F12/00

CPC classification number: G11C29/52 ,  G11C7/1006

Abstract: 本发明涉及存储控制设备及方法、计算机产品及信息处理设备。其中存储控制设备包括：数据存储单元，包括以预定范围分割的多个区域；数据写入单元，当从外部接收接收数据时，数据写入单元将接收数据和指示接收数据的状态的接收状态用单一写入操作在该数据写入单元的一个区域中一并写入，其中接收状态位于所述一个区域的末端。

公开(公告)号：CN101030121B

公开(公告)日：2012-05-09

申请号：CN200610121420.0

申请日：2006-08-22

Applicant: 富士通株式会社

Inventor： 冈洋之 ,  长塚雅明

IPC: G06F3/06 ,  G06F12/00

CPC classification number: G11C29/52 ,  G11C7/1006

Abstract: 本发明涉及存储控制设备及方法、计算机产品及信息处理设备。其中存储控制设备包括：数据存储单元，包括以预定范围分割的多个区域；数据写入单元，当从外部接收接收数据时，数据写入单元将接收数据和指示接收数据的状态的接收状态用单一写入操作在该数据写入单元的一个区域中一并写入，其中接收状态位于所述一个区域的末端。

公开(公告)号：CN100592273C

公开(公告)日：2010-02-24

申请号：CN200610091806.1

申请日：2006-05-29

Applicant: 富士通株式会社

Inventor： 石田健佑 ,  长塚雅明 ,  冈洋之 ,  高桥卓尔

IPC: G06F13/28

CPC classification number: G06F13/28

Abstract: 本发明公开一种执行DMA数据传输的设备和方法，该设备包括：存储器；通信控制器；DMA控制器，其具有多个DMA引擎，每个DMA引擎以DMA方式将数据从该存储器传输至该通信控制器；以及DMA控制单元，其设置为与该DMA控制器相独立，并用于指示该DMA控制器的多个DMA引擎进行DMA数据传输。该DMA控制单元确定传输数据的分割尺寸以使所述DMA引擎能够传输所述数据，向该DMA控制器发出DMA数据传输指示，并且控制DMA数据传输。该DMA控制单元将用于确定数据传输终止的确定信息发送至该通信控制器。该通信控制器基于从该DMA控制单元发送的确定信息，确定数据传输的终止。

公开(公告)号：CN101030905A

公开(公告)日：2007-09-05

申请号：CN200610092370.8

申请日：2006-06-01

Applicant: 富士通株式会社

Inventor： 畠守秀英 ,  长塚雅明 ,  高桥卓尔 ,  冈洋之

IPC: H04L12/28 ,  H04L29/06

CPC classification number: H04L45/40 ,  H04L47/10 ,  H04L47/11 ,  H04L47/266 ,  H04L47/30

Abstract: 本发明提供一种数据发送与接收装置、数据发送与接收方法和计算机产品。在数据发送与接收装置中，将从第一设备接收的数据包的有效负载累积在存储单元中；根据DSPS＝TP×(1－RR/TR)计算指定的有效负载量DSPS，其中TP是在某一时刻从第一设备接收的数据包的总有效负载量，RR是数据包的接收速率，而TR是数据包的发送速率；而且当累积在存储单元中的有效负载量RPS达到指定的有效负载量DSPS时，开始将累积在存储单元中的有效负载发送至第二设备。

公开(公告)号：CN101030182A

公开(公告)日：2007-09-05

申请号：CN200610091806.1

申请日：2006-05-29

Applicant: 富士通株式会社

Inventor： 石田健佑 ,  长塚雅明 ,  冈洋之 ,  高桥卓尔

IPC: G06F13/28

CPC classification number: G06F13/28

Abstract: 本发明公开一种执行DMA数据传输的设备和方法，该设备包括：存储器；通信控制器；DMA控制器，其具有多个DMA引擎，每个DMA引擎以DMA方式将数据从该存储器传输至该通信控制器；以及DMA控制单元。该DMA控制单元确定传输数据的分割尺寸以使所述DMA引擎能够传输所述数据，向该DMA控制器发出DMA数据传输指示，并且控制DMA数据传输。该DMA控制单元将用于确定数据传输终止的确定信息发送至该通信控制器。该通信控制器基于从该DMA控制单元发送的确定信息，确定数据传输的终止。