公开(公告)号：CN1870264A

公开(公告)日：2006-11-29

申请号：CN200610084524.9

申请日：2006-05-25

Applicant: 富士通株式会社

Inventor： 田中琢尔

IPC: H01L27/04 ,  H01L21/822 ,  G06F17/50

Abstract: 一种半导体器件，包括：第一导电类型的半导体衬底(10)；第一导电类型的第一阱(32a)，形成在该半导体衬底(10)中；第二导电类型的第二阱(32b)，形成在该半导体衬底(10)中；第二导电类型的杂质层(14)，埋在位于该第一阱(32a)和该第二阱(32b)下方的半导体衬底(10)中，并且连接至该第二阱(32b)，用于将偏置电压施加至该第二阱(32b)；以及第一导电类型的接触区(34)，选择性地形成在位于该第一阱(32a)紧下方的杂质层(14)中，该第一阱(32a)通过该接触区(34)连接至该半导体衬底(10)。

公开(公告)号：CN1841738A

公开(公告)日：2006-10-04

申请号：CN200510089596.8

申请日：2005-08-05

Applicant: 富士通株式会社

Inventor： 田中琢尔 ,  野村浩 ,  入山靖德

IPC: H01L27/04 ,  H01L21/822 ,  H01L21/761

CPC classification number: H01L27/0928 ,  H01L21/823878 ,  H01L21/823892

Abstract: 本发明提供一种半导体器件，包括：第一导电类型的半导体衬底；第一导电类型的阱，其形成于半导体衬底中；晶体管，其形成于阱中；第二导电类型的扩散区，其形成于半导体衬底中，以覆盖阱的侧面和底面；端子，其形成于半导体衬底上扩散区的外部；以及导电区，其与阱相接触，阱通过导电区和半导体衬底与端子欧姆接触，导电区的杂质浓度水平超过半导体衬底的杂质浓度水平。

公开(公告)号：CN101238580A

公开(公告)日：2008-08-06

申请号：CN200580051335.5

申请日：2005-08-18

Applicant: 富士通株式会社

Inventor： 田中琢尔

IPC: H01L27/08 ,  H01L21/761 ,  H01L21/8244 ,  H01L27/11

Abstract: 本发明的课题为，涉及一种适合于半导体器件的稳定特性的半导体器件及其制造方法，提供一种谋求具有三阱结构的半导体器件三阱内的晶体管的稳定特性的半导体器件及其制造方法。为了解决上述课题，本发明的半导体器件在半导体器件内具有，第一阱区域和第二阱区域、及形成在所述第二阱区域的多个晶体管。而且，半导体器件具有贯通口区域，该贯通口区域贯通所述第一阱区域而形成，而且在所述第二阱的底部，使所述第二阱区域和所述半导体衬底电性导通。而且，所述半导体器件的特征在于，所述贯通口区域的边界配置在所述晶体管之间，而且在平面上观察时，所述贯通口区域的边界从所述晶体管分离而被配置。