公开(公告)号：CN1113465C

公开(公告)日：2003-07-02

申请号：CN97121267.8

申请日：1997-10-30

Applicant: 富士通株式会社

Inventor： 盐津真一 ,  玉村雅也

IPC: H03K7/08

CPC classification number: H03L7/183 ,  H03L7/095 ,  H03L7/0991 ,  H03L7/10 ,  H03L2207/06

Abstract: 提供一种用于在锁相环路电路中调整程序数据N的锁相环路自动调整电路、和具有该锁相环路自动调整电路的锁相环路电路。上述锁相环路电路包括一个连接在电压控制振荡器的输出端与相位比较器的一个输入端之间的1/N可编程分频器，上述锁相环路自动调整电路包括：第1计数器，用于在规定时间内对上述电压控制振荡器的输出时钟信号进行计数；数据转换器，用于根据上述第1计数器的计数值设定上述程序数据N；以及控制电路，用于响应调整启动信号而在上述程序数据N已被设定之前将上述电压控制振荡器的上述输出频率控制在中心固有频率。

公开(公告)号：CN1183676A

公开(公告)日：1998-06-03

申请号：CN97121267.8

申请日：1997-10-30

Applicant: 富士通株式会社

Inventor： 盐津真一 ,  玉村雅也

IPC: H03K7/08

CPC classification number: H03L7/183 ,  H03L7/095 ,  H03L7/0991 ,  H03L7/10 ,  H03L2207/06

Abstract: 本发明中,用于对VCO的输出时钟信号的频率进行分频的1/N可编程分频器在PLL电路中连接在该VCO的输出端与相位比较器的一个输入端之间。其调整电路包括:计数器21,用于检测该频率的半值并用于将表格ROM22A编址,以便使其读出程序数据N及目标值TV;计数器25,用于检测1/N可编程分频器的输出时钟信号的频率的半值;数字比较器26,用于将计数器25的计数值和目标值TV进行比较;及可逆计数器,用于根据该比较结果使其计数值CFV递增或递减,并将该CFV供给到VCO的控制输入端。