公开(公告)号：CN114830097A

公开(公告)日：2022-07-29

申请号：CN202080087002.2

申请日：2020-01-20

Applicant: 富士通株式会社

Inventor： 川上健太郎 ,  栗原康志

IPC: G06F11/36 ,  G06F8/41 ,  G06F9/34 ,  G06F9/455

Abstract: 处理器具有：第一寄存器；第二寄存器，储存与上述第一寄存器相关的状态信息；以及检测电路，基于储存于上述第二寄存器的上述状态信息，检测上述第一寄存器被指定为操作数的命令中的异常。

公开(公告)号：CN107193765B

公开(公告)日：2020-04-07

申请号：CN201710107428.X

申请日：2017-02-27

Applicant: 富士通株式会社

Inventor： 川上健太郎

IPC: G06F13/20 ,  G06F1/3234

Abstract: 本发明公开了集成电路系统和集成电路。该集成电路系统包括：第一集成电路，对于所述第一集成电路，在活动模式下针对多个第一I/O端口设置的信号模式在睡眠模式下保持不变；以及第二集成电路，对于所述第二集成电路，多个第二I/O端口在睡眠模式下被置于浮空状态，其中，第一集成电路向第二集成电路发送用于指示操作模式的第一通知信号，第二集成电路向第一集成电路发送用于指示操作模式的第二通知信号，以及其中，所述多个第一I/O端口的信号模式和所述多个第二I/O端口的信号模式被设置成抑制第一I/O端口与第二I/O端口之间持续流动的恒定电流并且抑制流动的直通电流。

公开(公告)号：CN107193765A

公开(公告)日：2017-09-22

申请号：CN201710107428.X

申请日：2017-02-27

Applicant: 富士通株式会社

Inventor： 川上健太郎

IPC: G06F13/20 ,  G06F1/32

Abstract: 本发明公开了集成电路系统和集成电路。该集成电路系统包括：第一集成电路，对于所述第一集成电路，在活动模式下针对多个第一I/O端口设置的信号模式在睡眠模式下保持不变；以及第二集成电路，对于所述第二集成电路，多个第二I/O端口在睡眠模式下被置于浮空状态，其中，第一集成电路向第二集成电路发送用于指示操作模式的第一通知信号，第二集成电路向第一集成电路发送用于指示操作模式的第二通知信号，以及其中，所述多个第一I/O端口的信号模式和所述多个第二I/O端口的信号模式被设置成抑制第一I/O端口与第二I/O端口之间持续流动的恒定电流并且抑制流动的直通电流。