公开(公告)号：CN103140102B

公开(公告)日：2016-01-20

申请号：CN201210472324.6

申请日：2012-11-20

Applicant: 富士通株式会社

Inventor： 小林弘 ,  江本哲 ,  冈田彻 ,  北嶋雅之 ,  增山卓己

IPC: H05K7/14

CPC classification number: G06F17/5009 ,  G06F17/5086 ,  H01L24/10 ,  H05K1/0271 ,  H05K3/0005

Abstract: 本发明涉及确定电路基板的加固位置的方法及基板组件。提供一种确定电路板的加固位置的方法，包括：建立电路板的数值模型，在该电路板中电子部件通过凸点安装在前表面上并且加固构件附接至背表面中的与位于电子部件的拐角部位中的凸点对应的位置；并入关于位于电子部件的外围并且将电路板固定到电子设备的机壳的螺柱的信息；执行模拟以获得当从电路板的背面给电子部件施加力时在拐角部位的凸点中所产生的应力值；以及基于通过上述模拟获得的应力值来根据螺柱的位置确定加固构件的布置。

公开(公告)号：CN106922087B

公开(公告)日：2019-08-09

申请号：CN201611088242.6

申请日：2016-11-30

Applicant: 富士通株式会社

Inventor： 吉良秀彦 ,  增山卓己

IPC: H05K3/34 ,  H01L21/67 ,  H01L21/60

Abstract: 本发明涉及半导体安装设备及其头部以及用于制造叠层芯片的方法。半导体安装设备包括：存储单元，其存储液体或者气体；接触单元，其在存储单元充满液体或者气体时与半导体芯片相接触；以及吸取单元，其吸取半导体芯片以使半导体芯片与接触单元紧密接触。

公开(公告)号：CN103140102A

公开(公告)日：2013-06-05

申请号：CN201210472324.6

申请日：2012-11-20

Applicant: 富士通株式会社

Inventor： 小林弘 ,  江本哲 ,  冈田彻 ,  北嶋雅之 ,  增山卓己

IPC: H05K7/14

CPC classification number: G06F17/5009 ,  G06F17/5086 ,  H01L24/10 ,  H05K1/0271 ,  H05K3/0005

Abstract: 本发明涉及确定电路基板的加固位置的方法及基板组件。提供一种确定电路板的加固位置的方法，包括：建立电路板的数值模型，在该电路板中电子部件通过凸点安装在前表面上并且加固构件附接至背表面中的与位于电子部件的拐角部位中的凸点对应的位置；并入关于位于电子部件的外围并且将电路板固定到电子设备的机壳的螺柱的信息；执行模拟以获得当从电路板的背面给电子部件施加力时在拐角部位的凸点中所产生的应力值；以及基于通过上述模拟获得的应力值来根据螺柱的位置确定加固构件的布置。

公开(公告)号：CN106922087A

公开(公告)日：2017-07-04

申请号：CN201611088242.6

申请日：2016-11-30

Applicant: 富士通株式会社

Inventor： 吉良秀彦 ,  增山卓己

IPC: H05K3/34 ,  H01L21/67 ,  H01L21/60

Abstract: 本发明涉及半导体安装设备及其头部以及用于制造叠层芯片的方法。半导体安装设备包括：存储单元，其存储液体或者气体；接触单元，其在存储单元充满液体或者气体时与半导体芯片相接触；以及吸取单元，其吸取半导体芯片以使半导体芯片与接触单元紧密接触。