公开(公告)号：CN115617401A

公开(公告)日：2023-01-17

申请号：CN202210360200.2

申请日：2022-04-07

Applicant: 富士通株式会社

Inventor： 伊藤真纪子 ,  吉川隆英

IPC: G06F9/38 ,  G06F9/28

Abstract: 公开了运算处理装置和运算处理方法。一种执行单指令/多数据(SIMD)操作的运算处理装置，包括：处理器，该处理器被配置成：将多个指令中的不定周期指令登记至第一队列，将多个指令中的除了不定周期指令以外的其他指令登记至第二队列，发出登记至第一队列的不定周期指令，以及在发出不定周期指令之后，发出登记至第二队列的其他指令。

公开(公告)号：CN115145840A

公开(公告)日：2022-10-04

申请号：CN202111524766.6

申请日：2021-12-14

Applicant: 富士通株式会社

Inventor： 中原汐 ,  吉川隆英

IPC: G06F12/0877 ,  G06F12/1027

Abstract: 提供了信息处理设备及信息处理方法。信息处理设备包括算术处理单元，算术处理单元包括：执行程序的处理器；以及耦接至该处理器的高速缓存存储器，其中，高速缓存存储器包括：获取单元，其在程序被执行时获取作为在高速缓存存储器中已经发生的事件的目标的目标信息的物理地址；以及生成单元，其通过使用指示目标信息的物理地址与目标信息的虚拟地址之间的对应关系的对应关系信息，将目标信息的物理地址转换成目标信息的虚拟地址，并且生成日志信息，在该日志信息中，指示目标信息的虚拟地址的虚拟地址信息和事件的标识信息彼此相关联。

公开(公告)号：CN115248785A

公开(公告)日：2022-10-28

申请号：CN202210041965.X

申请日：2022-01-14

Applicant: 富士通株式会社

Inventor： 中原汐 ,  吉川隆英

IPC: G06F12/08 ,  G06F12/1009

Abstract: 本发明公开了信息处理装置和信息处理方法，其中信息处理装置，包括：执行程序的处理器；第一缓存存储器；第二缓存存储器，其属于比第一缓存存储器的存储器层级低的存储器层级；确定单元，其基于指示当执行程序时在第二缓存存储器中访问的信息的虚拟地址的第一信息，确定指示待预提取的目标信息的虚拟地址的第二信息；以及预提取单元，其预提取目标信息并且将预提取的目标信息存储在第二缓存存储器中，其中，第二缓存存储器包括转换单元，该转换单元通过使用指示目标信息的物理地址与目标信息的虚拟地址之间的对应关系的对应信息将第二信息转换为指示目标信息的物理地址的第三信息，并且预提取单元使用第三信息来预提取目标信息。