公开(公告)号：CN1122217C

公开(公告)日：2003-09-24

申请号：CN96110641.7

申请日：1996-07-11

Applicant: 富士通株式会社

Inventor： 渡部彻 ,  樱井康智 ,  岸野琢己 ,  广濑佳生 ,  小田原孝一 ,  野野村一泰 ,  竹野巧 ,  加藤慎哉 ,  野田敬人

IPC: G06F11/20

CPC classification number: G06F11/1658 ,  G06F11/1402 ,  G06F11/1675 ,  G06F11/1679 ,  G06F11/18 ,  G06F11/182 ,  G06F11/2041 ,  G06F11/22

Abstract: 一种TMR单元由总线连接许多处理器并同时执行相同处理操作。在这些处理器中，有一个为主处理器，其余的为从处理器。仅主处理器形成的信息被输出到总线上。每个处理器有一个多路复用控制电路。该多路复用控制电路将自身形成的输出信息与输出到总线上的总线信息进行比较，由此检测故障并使内部电路执行必要的处理。

公开(公告)号：CN1735005A

公开(公告)日：2006-02-15

申请号：CN200510002248.2

申请日：2005-01-18

Applicant: 富士通株式会社

Inventor： 加藤慎哉 ,  兴野贵爱 ,  西山龙一 ,  高桥仁

IPC: H04L7/10 ,  G06F1/04

CPC classification number: H04L7/0331 ,  G06F13/4273 ,  H04L7/005 ,  H04L25/14

Abstract: 使用基准信号进行同步数据传输的装置和方法。一种数据发送器和数据接收器，其根据公共基准信号来生成各自的同步信号。该数据接收器使用分别由所接收的并行数据的单个位构成的多个一位数据信号中的每一个对第一时钟信号的相位进行调整，以使得对于各个一位数据信号确保了建立时间和保持时间，并且根据该经调整的时钟信号将各个一位数据信号载入数据缓冲器中。然后，该数据接收器根据第二时钟信号并且与该接收器同步信号同步地读取保存在该数据缓冲器中的数据。当检测到与该发送器同步信号同步发送的训练模式时初始化要载入数据信号的存储器位置。

公开(公告)号：CN100518051C

公开(公告)日：2009-07-22

申请号：CN200510002248.2

申请日：2005-01-18

Applicant: 富士通株式会社

Inventor： 加藤慎哉 ,  兴野贵爱 ,  西山龙一 ,  高桥仁

IPC: H04L7/10 ,  G06F1/04

CPC classification number: H04L7/0331 ,  G06F13/4273 ,  H04L7/005 ,  H04L25/14

Abstract: 使用基准信号进行同步数据传输的装置和方法。一种数据发送器和数据接收器，其根据公共基准信号来生成各自的同步信号。该数据接收器使用分别由所接收的并行数据的单个位构成的多个一位数据信号中的每一个对第一时钟信号的相位进行调整，以使得对于各个一位数据信号确保了建立时间和保持时间，并且根据该经调整的时钟信号将各个一位数据信号载入数据缓冲器中。然后，该数据接收器根据第二时钟信号并且与该接收器同步信号同步地读取保存在该数据缓冲器中的数据。当检测到与该发送器同步信号同步发送的训练模式时初始化要载入数据信号的存储器位置。

公开(公告)号：CN1159630A

公开(公告)日：1997-09-17

申请号：CN96110641.7

申请日：1996-07-11

Applicant: 富士通株式会社

Inventor： 渡部彻 ,  樱井康智 ,  岸野琢己 ,  广濑佳生 ,  小田原孝一 ,  野野村一泰 ,  竹野巧 ,  加藤慎哉 ,  野田敬人

IPC: G06F15/00

CPC classification number: G06F11/1658 ,  G06F11/1402 ,  G06F11/1675 ,  G06F11/1679 ,  G06F11/18 ,  G06F11/182 ,  G06F11/2041 ,  G06F11/22

Abstract: 一种TMR单元由总线连接许多处理器并同时执行相同处理操作。在这些处理器中，有一个为主处理器，其余的为从处理器。仅主处理器形成的信息被输出到总线上。每个处理器有一个多路复用控制电路。该多路复用控制电路将自身形成的输出信息与输出到总线上的总线信息进行比较，由此检测故障并使内部电路执行必要的处理。