公开(公告)号：CN100395715C

公开(公告)日：2008-06-18

申请号：CN02804364.2

申请日：2002-11-29

Applicant: 富士通天株式会社

Inventor： 樋口崇 ,  今田昭吾 ,  柏原俊浩

IPC: G06F11/22 ,  G06F11/28 ,  G06F15/177

CPC classification number: G06F17/5027 ,  G06F11/261 ,  G06F17/5022

Abstract: 一种可以确保领先逻辑所需要的CPU功能、与领先系统配合的资源数，可以短时间开发实现I/O信息的可靠的通信和CPU的运算处理能力的提高的嵌入用微型计算机的，开发嵌入电子控制单元中使用的嵌入用微型计算机领先逻辑的装置。构成包括：用第1内部总线连接第1CPU、第1存储器、和外部进行通信的第1接口的母板；用第2内部总线连接第2CPU、第2存储器、用软件模拟实现微型计算机的外围装置的模拟微型计算机外围装置、和外部进行通信的第2接口的芯板；连接母板和芯板的PCI总线；其中把该开发装置置换为嵌入用微型计算机使领先逻辑工作。

公开(公告)号：CN1529854A

公开(公告)日：2004-09-15

申请号：CN02804364.2

申请日：2002-11-29

Applicant: 富士通天株式会社

Inventor： 樋口崇 ,  今田昭吾 ,  柏原俊浩

IPC: G06F11/22 ,  G06F11/28 ,  G06F15/177

CPC classification number: G06F17/5027 ,  G06F11/261 ,  G06F17/5022

Abstract: 一种可以确保领先逻辑所需要的CPU功能、与领先系统配合的资源数，可以短时间开发实现I/O信息的可靠的通信和CPU的运算处理能力的提高的嵌入用微型计算机的，开发嵌入电子控制单元中使用的嵌入用微型计算机领先逻辑的装置。构成包括：用第1内部总线连接第1CPU、第1存储器、和外部进行通信的第1接口的母板；用第2内部总线连接第2CPU、第2存储器、用软件模拟实现微型计算机的外围装置的模拟微型计算机外围装置、和外部进行通信的第2接口的芯板；连接母板和芯板的PCI总线；其中把该开发装置置换为嵌入用微型计算机使领先逻辑工作。