公开(公告)号：CN116249592B

公开(公告)日：2024-04-19

申请号：CN202180066282.3

申请日：2021-09-28

Applicant: 富士胶片株式会社

Inventor： 前田贡太郎 ,  下原宪英

IPC: H01B5/14 ,  B32B3/24 ,  H05K3/12 ,  H05K1/09 ,  B32B7/025 ,  H01B13/00 ,  C09D11/52 ,  C09D11/322 ,  B32B15/00 ,  B05D7/24 ,  B05D5/12 ,  B05D3/02 ,  B05D1/38

Abstract: 本发明提供一种导电层叠体及导电层叠体的制造方法，导电层叠体具备基材和设置于基材上的导电性油墨膜，在导电性油墨膜中，将靠近基材的一侧的面作为第1主面，将远离基材一侧的面作为第2主面时，从第1主面朝向第2主面50％的厚度位置开始到第2主面为止的区域内的第1孔隙率为15％～50％，且从第1主面开始到朝向第2主面10％的厚度位置为止的区域内的第2孔隙率小于第1孔隙率。

公开(公告)号：CN116234641A

公开(公告)日：2023-06-06

申请号：CN202180066283.8

申请日：2021-09-28

Applicant: 富士胶片株式会社

Inventor： 前田贡太郎 ,  下原宪英

IPC: B05D1/38

Abstract: 本发明提供一种导电层叠体及导电层叠体的制造方法，导电层叠体具备基材和设置于基材上的导电性油墨膜，在导电性油墨膜中，将靠近基材的一侧的面作为第1主面，将远离基材一侧的面作为第2主面时，从第1主面开始到朝向第2主面50％的厚度位置为止的区域内的第1孔隙率为15％～50％，且从第2主面朝向第1主面10％的厚度位置开始到第2主面为止的区域内的第2孔隙率小于第1孔隙率。

公开(公告)号：CN116234641B

公开(公告)日：2024-04-19

申请号：CN202180066283.8

申请日：2021-09-28

Applicant: 富士胶片株式会社

Inventor： 前田贡太郎 ,  下原宪英

IPC: H01B5/14 ,  B32B3/24 ,  H05K3/12 ,  H05K1/09 ,  B32B7/025 ,  H01B13/00 ,  C09D11/52 ,  C09D11/322 ,  B32B15/00 ,  B05D7/24 ,  B05D5/12 ,  B05D3/02 ,  B05D1/38

Abstract: 本发明提供一种导电层叠体及导电层叠体的制造方法，导电层叠体具备基材和设置于基材上的导电性油墨膜，在导电性油墨膜中，将靠近基材的一侧的面作为第1主面，将远离基材一侧的面作为第2主面时，从第1主面开始到朝向第2主面50％的厚度位置为止的区域内的第1孔隙率为15％～50％，且从第2主面朝向第1主面10％的厚度位置开始到第2主面为止的区域内的第2孔隙率小于第1孔隙率。

公开(公告)号：CN116249592A

公开(公告)日：2023-06-09

申请号：CN202180066282.3

申请日：2021-09-28

Applicant: 富士胶片株式会社

Inventor： 前田贡太郎 ,  下原宪英

IPC: B05D1/38

Abstract: 本发明提供一种导电层叠体及导电层叠体的制造方法，导电层叠体具备基材和设置于基材上的导电性油墨膜，在导电性油墨膜中，将靠近基材的一侧的面作为第1主面，将远离基材一侧的面作为第2主面时，从第1主面朝向第2主面50％的厚度位置开始到第2主面为止的区域内的第1孔隙率为15％～50％，且从第1主面开始到朝向第2主面10％的厚度位置为止的区域内的第2孔隙率小于第1孔隙率。