公开(公告)号：CN1285022C

公开(公告)日：2006-11-15

申请号：CN02156714.X

申请日：2002-12-12

Applicant: 富士施乐株式会社

Inventor： 星野勉 ,  杉田浩 ,  园部贤一 ,  高桥阳太 ,  江户川和也 ,  金子智一

IPC: G06F3/00

CPC classification number: G06F13/4081

Abstract: 在CPU中，当经过电缆从主PC提供电源时在一个外围设备中实现的预定初始化处理结束之前的时间内(也就是，在外围设备能够开始与主PC进行数据通信之前的时间内)，断开一个FET并且不把电源提供到一个收发器的电源供给元件。因此，即使外围设备和主PC被电缆物理连接，沿信号线发送的数据信号也不会由收发器中继到一个逻辑控制器，从而实际上能够将外围设备设置为一个关于主PC的伪非连接状态。

公开(公告)号：CN1424641A

公开(公告)日：2003-06-18

申请号：CN02156714.X

申请日：2002-12-12

Applicant: 富士施乐株式会社

Inventor： 星野勉 ,  杉田浩 ,  园部贤一 ,  高桥阳太 ,  江户川和也 ,  金子智一

IPC: G06F3/00

CPC classification number: G06F13/4081

Abstract: 在CPU中，当经过电缆从主PC提供电源时在一个外围设备中实现的预定初始化处理结束之前的时间内(也就是，在外围设备能够开始与主PC进行数据通信之前的时间内)，断开一个FET并且不把电源提供到一个收发器的电源供给元件。因此，即使外围设备和主PC被电缆物理连接，沿信号线发送的数据信号也不会由收发器中继到一个逻辑控制器，从而实际上能够将外围设备设置为一个关于主PC的伪非连接状态。