公开(公告)号：CN104641417B

公开(公告)日：2018-04-03

申请号：CN201380048634.8

申请日：2013-08-09

Applicant: 学校法人中央大学

Inventor： 岩崎友子 ,  宫地幸祐 ,  竹内健

IPC: G11C13/00 ,  H01L27/10 ,  H01L27/105

CPC classification number: G11C13/0009 ,  G11C11/56 ,  G11C13/0002 ,  G11C13/0004 ,  G11C13/0033 ,  G11C13/004 ,  G11C13/0064 ,  G11C13/0069 ,  G11C29/06 ,  G11C2013/0047 ,  G11C2013/0057 ,  G11C2013/0073 ,  G11C2013/0092 ,  G11C2213/79 ,  G11C2213/82

Abstract: 本发明的目的是在防止电阻式存储元件中发生干扰的同时提高读取速度和写入速度。根据本发明的非易失性存储装置(100)包括：存储器(102)，其包括至少一个非易失性的电阻式存储元件；以及控制单元(104)，其被配置为向所述电阻式存储元件写入高电阻状态或低电阻状态，其中，所述控制单元(104)使得在写入所述高电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向与在写入所述低电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向彼此相反。

公开(公告)号：CN104641417A

公开(公告)日：2015-05-20

申请号：CN201380048634.8

申请日：2013-08-09

Applicant: 学校法人中央大学

Inventor： 岩崎友子 ,  宫地幸祐 ,  竹内健

IPC: G11C13/00 ,  H01L27/10 ,  H01L27/105

CPC classification number: G11C13/0009 ,  G11C11/56 ,  G11C13/0002 ,  G11C13/0004 ,  G11C13/0033 ,  G11C13/004 ,  G11C13/0064 ,  G11C13/0069 ,  G11C29/06 ,  G11C2013/0047 ,  G11C2013/0057 ,  G11C2013/0073 ,  G11C2013/0092 ,  G11C2213/79 ,  G11C2213/82

Abstract: 本发明的目的是在防止电阻式存储元件中发生干扰的同时提高读取速度和写入速度。根据本发明的非易失性存储装置(100)包括：存储器(102)，其包括至少一个非易失性的电阻式存储元件；以及控制单元(104)，其被配置为向所述电阻式存储元件写入高电阻状态或低电阻状态，其中，所述控制单元(104)使得在写入所述高电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向与在写入所述低电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向彼此相反。

公开(公告)号：CN104798055B

公开(公告)日：2017-08-25

申请号：CN201380060156.2

申请日：2013-08-20

Applicant: 学校法人中央大学

Inventor： 孙超 ,  宫地幸祐 ,  竹内健

IPC: G06F12/16 ,  G06F12/06

CPC classification number: G06F3/0611 ,  G06F3/0616 ,  G06F3/0659 ,  G06F3/0679 ,  G06F12/0238 ,  G06F12/0246 ,  G06F2212/1016 ,  G06F2212/1036 ,  G06F2212/7202 ,  G06F2212/7203 ,  Y02D10/13

Abstract: 为了以更高的速度写入数据并且抑制非易失性存储器的劣化，在页利用率R小于阈值Rth1的情况下和在写入数据是高频率重写数据的情况下将写入数据存储至ReRAM中。此外，在ReRAM的空闲空间Semp2小于阈值Sth的情况下(步骤S110)，如果ReRAM数据是低频率重写数据并且在将对象数据存储至闪速存储器(22)中的情况下的页利用率R大于或等于阈值Rth3(步骤S120、S130)，从ReRAM读出转移列表中所存储的N个逻辑页地址中所包含的逻辑扇区中的数据，并写入闪速存储器(步骤S140‑S160)。通过这种方式，能够以更高的速度写入数据并且抑制非易失性存储器的劣化。

公开(公告)号：CN104798055A

公开(公告)日：2015-07-22

申请号：CN201380060156.2

申请日：2013-08-20

Applicant: 学校法人中央大学

Inventor： 孙超 ,  宫地幸祐 ,  竹内健

IPC: G06F12/16 ,  G06F12/06

CPC classification number: G06F3/0611 ,  G06F3/0616 ,  G06F3/0659 ,  G06F3/0679 ,  G06F12/0238 ,  G06F12/0246 ,  G06F2212/1016 ,  G06F2212/1036 ,  G06F2212/7202 ,  G06F2212/7203 ,  Y02D10/13

Abstract: 为了以更高的速度写入数据并且抑制非易失性存储器的劣化，在页利用率R小于阈值Rth1的情况下和在写入数据是高频率重写数据的情况下将写入数据存储至ReRAM中。此外，在ReRAM的空闲空间Semp2小于阈值Sth的情况下(步骤S110)，如果ReRAM数据是低频率重写数据并且在将对象数据存储至闪速存储器(22)中的情况下的页利用率R大于或等于阈值Rth3(步骤S120、S130)，从ReRAM读出转移列表中所存储的N个逻辑页地址中所包含的逻辑扇区中的数据，并写入闪速存储器(步骤S140-S160)。通过这种方式，能够以更高的速度写入数据并且抑制非易失性存储器的劣化。