-
公开(公告)号：CN117233739A
公开(公告)日：2023-12-15
申请号：CN202311125429.9
申请日：2023-09-01
Applicant: 大连理工大学
Abstract: 一种基于视觉图像与深度图像的嵌入式实时目标测距方法，将视觉图像与深度图像结合，利用FPGA技术，一方面利用FPGA并行计算与流水线工作的特点，设计视觉图像识别IP核，对视觉图像识别中计算量较大的算法进行硬件加速，提高运算速度。另一方面，调用FPGA中的ARM IP核，利用ARM接口资源丰富，开发简单，编程灵活，逻辑控制方便与可加载操作系统的特点，进行软件编程与逻辑控制，实现视觉图像与深度图像的对齐，完成视觉图像识别中计算量较小的算法部分，同时结合深度图像数据完成对特定目标的测距，最终在嵌入式设备中实现对特定目标的实时测距。本发明具有逻辑控制方便、编程灵活、可加载操作系统、提高视觉图像识别算法的运算速度等优点。
-
公开(公告)号：CN110069437B
公开(公告)日：2023-03-14
申请号：CN201910335422.7
申请日：2019-04-24
Applicant: 大连理工大学
Abstract: 本发明公开了一种基于响应帧有效性的RS‑485总线极性自适应方法，利用主MCU的串行通信接口通过RS‑485总线向从机发送命令帧，从机会回传响应帧。主MCU判断从机响应帧的有效性，通过GPIO口线控制从MCU实现RS‑485总线极性的正反切换，实现基于响应帧有效性的RS‑485总线极性自适应。本发明解决了不需要考虑RS‑485总线极性接线的问题，该主机设备可以实现多台从机的RS‑485总线极性自适应。本发明具有记忆功能，只需开机检测一次从机的连接极性，通信成功后，所有从机设备的连接极性将会被记录。本发明大大缩短了工业现场通信设备或者电网设备的安装工期，节省人力，具有电路板体积小、成本低的特点。
-
公开(公告)号：CN110069437A
公开(公告)日：2019-07-30
申请号：CN201910335422.7
申请日：2019-04-24
Applicant: 大连理工大学
Abstract: 本发明公开了一种基于响应帧有效性的RS-485总线极性自适应方法，利用主MCU的串行通信接口通过RS-485总线向从机发送命令帧，从机会回传响应帧。主MCU判断从机响应帧的有效性，通过GPIO口线控制从MCU实现RS-485总线极性的正反切换，实现基于响应帧有效性的RS-485总线极性自适应。本发明解决了不需要考虑RS-485总线极性接线的问题，该主机设备可以实现多台从机的RS-485总线极性自适应。本发明具有记忆功能，只需开机检测一次从机的连接极性，通信成功后，所有从机设备的连接极性将会被记录。本发明大大缩短了工业现场通信设备或者电网设备的安装工期，节省人力，具有电路板体积小、成本低的特点。
-
公开(公告)号：CN109542350A
公开(公告)日：2019-03-29
申请号：CN201811385923.8
申请日：2018-11-20
Applicant: 大连理工大学
Abstract: 本发明提供一种基于时间索引的SD卡快速存取方法，包括如下步骤：步骤S1：系统时钟、RTC、SD等初始化，开启RTC同时开启RTC周期唤醒功能；步骤S2：判断设定的校时时间是否到达，若校时时间到达，则调用GPS/北斗双模授时电路完成校时工作；若校时时间未到达，则向下执行；步骤S3：判断RTC周期唤醒设置的1s时间是否到达，时间到达时，调用SD卡存储模块，实现向SD卡内写一次系统工作数据；时间未到达时，不发生存储动作，向下执行；步骤S4：判断是否需要查询工作数据，若需要查询，则调用SD卡读取功能，读取指定时间下的工作数据；若不需要查询，则向下执行；步骤S5：系统正常执行其他工作，循环往复。
-
公开(公告)号：CN109507934A
公开(公告)日：2019-03-22
申请号：CN201811592400.0
申请日：2018-12-25
Applicant: 大连理工大学
IPC: G05B19/042
Abstract: 本发明提供一种级联自适应的数字I/O及模拟信号采集电路，包括数字输入电路、模拟信号输入电路、模拟电源、数字电源、ADC参考电压电路、RS-485接口电路以及数字信号输出电路。本发明电路同时对多路数字输入信号和模拟输入信号进行采集，传输至MCU模块，并可由MCU模块控制输出数字信号。电路支持级联自适应调整，实现单个或多个电路级联工作。当多个电路级联工作时，彼此通过MCU的串行通信接口UART进行通信，自适应识别级联顺序，接收查询控制信号并将采集到的信号传输至优先级最高的电路，等待上位机查询及控制。本发明的技术方案解决了现有技术中对多路数字输入信号和模拟输入信号的采集导致增加系统复杂性以及信号I/O的通道数量无法自适应调整的问题。
-
Patent Agency Ranking
公开(公告)号：CN116318273A
公开(公告)日：2023-06-23
申请号：CN202211091876.2
申请日：2022-09-07
Applicant: 大连理工大学
IPC: H04B5/02 , H04B1/713 , H04B1/7136 , H04W4/80 , H04W76/14
Abstract: 本发明公开了一种自适应跳频的ZigBee通信链路系统及链路建立方法，其中系统包括：MCU模块、FPGA模块，ZigBee射频模块，终端模块。该系统中MCU通过DLX算法生成跳频序列族后，由内部处理将跳频序列族中的跳频序列传输到ZigBee射频模块进行处理，该模块利用跳频序列并以不断跳频的方式以及无线技术将搜寻指令发送给终端，当MCU模块收到终端返回的设备信息之后根据返回情况进行搜索、跳频及测试或反馈等操作实现系统的自适应跳频以及整个系统的ZigBee通信链路的建立，该系统通过合理的分配和应用ZigBee通信中的频率资源，提高数据在传输过程中的可靠性，以及降低在无线通信过程中的频率分集技术的应用中的成本。
-
公开(公告)号：CN109031368B
公开(公告)日：2022-05-13
申请号：CN201810794511.3
申请日：2018-07-19
Applicant: 大连理工大学
IPC: G01S19/37
Abstract: 本发明公开了一种结合PPS信号读取GPS接收机有效数据的方法首先读取秒脉冲PPS信号；再通过用于检测PPS信号电平的微控制单元MCU的总线扩展器GPIO口线判断所述输入的PPS信号；当PPS信号为有效状态时；当PPS信号为无效状态时；开启异步收发传输器UART接收中断，UART的数据接收RXD引脚读取GPS接收机输出的GPS数据；判断所述PPS信号的电平；若所述电平为上升沿则接收完毕；若所述电平为下降沿；关闭UART接收中断，通过所述MCU处理所述GPS接收输出的数据。本发明避免了MCU在GPS数据接收上持续进入UART接收中断接收全部数据进行状态检测从而浪费工作时间且其它无效数据和非功能所需数据不再占用存储空间。
-
公开(公告)号：CN112882416A
公开(公告)日：2021-06-01
申请号：CN202110044611.6
申请日：2021-01-13
Applicant: 大连理工大学
IPC: G05B19/042
Abstract: 本发明公开了一种用于电流输入装置自适应降低功耗的电路，属于模拟量数据采集技术领域：该电路包括MCU模块；输出可调节的反馈分压电阻的数字电位器；输出可调节供电电压的升压电路模块；利用4～20mA电流信号为自身提供电能，将非电物理量转化为4～20mA电流信号进行输出的电流输入装置；接收电流输入装置传送的4～20mA电流信号和供电电压，进行所述电流输入装置临界工作区预测，输出4～20mA电流模拟信号的SVM分类器；接收采样电阻输出的模拟电压信号及A/D参考电压输出模块输出的转换参考电压，进行数字信号转换及输出的MCU模块；利用SVM分类器模型预测结果来调节电流输入装置供电电压的方式较为灵活，可以有效地降低电流输入装置工作时的功耗。
-
公开(公告)号：CN105246224B
公开(公告)日：2017-10-20
申请号：CN201510786293.5
申请日：2015-11-16
Applicant: 大连理工大学
IPC: H05B37/02
Abstract: 本发明公开了一种炉膛火焰模拟装置，包括中央处理模块、按键、LED显示灯组、驱动模块和模拟火焰灯组；中央处理模块分别与电源供给模块、按键、LED显示灯组和驱动模块连接；模拟火焰灯组分别与电源供给模块和驱动模块连接。本发明采用三个按键分别控制模拟火焰的跳动频率、发光波长和发光强度，模拟火焰的跳动频率有0Hz、50Hz、100Hz、200Hz四个档位，模拟火焰的发光波长有可见光、紫外、红外，其中紫外、红外又分别有两种波长种类，模拟火焰发光强度有0、25％、50％和75％四个等级。模拟过程中，可以随时通过按键更改频率、波长、强度等数值，模拟出炉膛火焰燃烧的复杂状况，模拟过程连续性好，接近真实燃烧状态。
-
公开(公告)号：CN107045481A
公开(公告)日：2017-08-15
申请号：CN201710236167.1
申请日：2017-04-12
Applicant: 大连理工大学
IPC: G06F12/0893 , G06F13/24 , G06F13/42
Abstract: 本发明公开了一种基于FPGA的GPS数据缓存系统，包括GPS模块电路、FPGA芯片、FLASH芯片、MCU芯片、MCU读逻辑控制接口、MCU时钟复位电路和FPGA时钟复位电路；所述的MCU芯片分别与MCU读逻辑控制接口、MCU时钟复位电路连接；所述的FPGA芯片与MCU读逻辑控制接口、FPGA时钟复位电路、GPS模块电路和FLASH芯片连接。本发明将FPGA芯片置于GPS模块电路与MCU芯片间，在数据传输过程中，MCU芯片以高速的数据传输速率从FPGA芯片中读取数据，而不干预FPGA芯片慢速的数据缓存过程，实现高速实时数据传输。本发明通过FPGA芯片缓存，避免了MCU芯片存储空间的大量占用。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.026 seconds)
