公开(公告)号：CN113965196A

公开(公告)日：2022-01-21

申请号：CN202111242753.X

申请日：2021-10-25

Applicant: 大连东软信息学院

Inventor： 王森 ,  丛国涛 ,  李鹤楠 ,  山丹 ,  王晓袁

IPC: H03K19/20

Abstract: 本发明公开了一种基于磁电效应时钟控制方法的纳磁逻辑择多逻辑门电路，包括：第一输入端、第二输入端、第三输入端、中间运算电路、第一输出端、第二反相器和第二输出端；中间运算电路包括若干第一反相器、第一二输入与门、第二二输入与门、第三二输入与门、三输入或门。中间运算电路与输入端连接，其输出端与三输入或门连接，三输入或门与第二反相器串联，第二反相器的输出端作为第二输出端。本发明以择多逻辑门电路为基础，设计了一种基于磁电效应的时钟控制方案。该时钟控制方案相对于其他已知的时钟控制方案，能进一步减小电路功耗，提高电路速度，且电路结构简单，制备容易。同时，该时钟控制方案不仅适用于择多逻辑门电路，还能应用于其他NML电路中。

公开(公告)号：CN113965196B

公开(公告)日：2025-05-06

申请号：CN202111242753.X

申请日：2021-10-25

Applicant: 大连东软信息学院

Inventor： 王森 ,  丛国涛 ,  李鹤楠 ,  山丹 ,  王晓袁

IPC: H03K19/20

Abstract: 本发明公开了一种基于磁电效应时钟控制方法的纳磁逻辑择多逻辑门电路，包括：第一输入端、第二输入端、第三输入端、中间运算电路、第一输出端、第二反相器和第二输出端；中间运算电路包括若干第一反相器、第一二输入与门、第二二输入与门、第三二输入与门、三输入或门。中间运算电路与输入端连接，其输出端与三输入或门连接，三输入或门与第二反相器串联，第二反相器的输出端作为第二输出端。本发明以择多逻辑门电路为基础，设计了一种基于磁电效应的时钟控制方案。该时钟控制方案相对于其他已知的时钟控制方案，能进一步减小电路功耗，提高电路速度，且电路结构简单，制备容易。同时，该时钟控制方案不仅适用于择多逻辑门电路，还能应用于其他NML电路中。

公开(公告)号：CN110708058B

公开(公告)日：2023-05-30

申请号：CN201911018860.7

申请日：2019-10-24

Applicant: 大连东软信息学院

Inventor： 王森 ,  张永锋 ,  王晓袁 ,  杨影 ,  范洪亮

IPC: H03K19/20 ,  H03M7/30

公开(公告)号：CN110708058A

公开(公告)日：2020-01-17

申请号：CN201911018860.7

申请日：2019-10-24

Applicant: 大连东软信息学院

Inventor： 王森 ,  张永锋 ,  王晓袁 ,  杨影 ,  范洪亮

IPC: H03K19/20 ,  H03M7/30

Abstract: 本发明公开了一种基于全自旋逻辑器件的2-4线译码器及其控制方法，译码器包括一个使能控制端S、两个输入端A1、A0和4个5输入择少逻辑门M5；使能控制端S与4个5输入择少逻辑门M5的输入端In3连接；输入端A1与第一5输入择少逻辑门M5、第二5输入择少逻辑门M5的输入端In2连接；输入端A1经第一反相器分别与第三5输入择少逻辑门M5、第四5输入择少逻辑门M5的输入端In2连接；输入端A0与第一5输入择少逻辑门M5、第三5输入择少逻辑门M5的输入端In1连接；输入端A0经第二反相器分别与第二5输入择少逻辑门M5、第四5输入择少逻辑门M5的输入端In1连接。本发明具有超高集成度、超低功耗、抗辐射和非易失性以及可持续缩小等优点。