-
公开(公告)号：CN111953639B
公开(公告)日：2021-11-12
申请号：CN201910414182.X
申请日：2019-05-17
Applicant: 大唐移动通信设备有限公司
IPC: H04L29/06
Abstract: 本发明实施例提供一种有头链路通信方法和装置。所述方法包括：当所述发送侧网元处理器为小端存储方式时，向接收侧网元处理器发送小端格式的有头链路消息；当所述发送侧网元处理器为大端存储方式时，向接收侧网元处理器发送大端格式的有头链路消息；其中，所述有头链路消息携带发送侧网元处理器的大小端属性信息。本发明实施例不在发送侧处理器进行字节序转换，统一在接收侧处理器解析网络消息的字段来判断是否进行字节序转换，能够减少处理器性能的浪费，提高处理效率。
-
公开(公告)号：CN108628798B
公开(公告)日：2020-10-20
申请号：CN201710165793.6
申请日：2017-03-20
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明实施例提供了一种板卡、芯片加载配置信息的方法及FPGA，用以解决现有的板卡初始化的技术方案中存在的板卡启动的时间过长的问题。方法包括：FPGA接收主处理器发送的包括第一信息的第一信号，该第一信息包括至少一片芯片中每片芯片需要加载的相同的配置信息，第一信号用于指示FPGA生成用于指示至少一片芯片中的每片芯片并行加载第一信息的第二信号；FPGA生成包括第一信息的第二信号，并通过并行接口并行向至少一片芯片中的每片芯片发送第二信号。
-
公开(公告)号：CN114490310A
公开(公告)日：2022-05-13
申请号：CN202011270848.8
申请日：2020-11-13
Applicant: 大唐移动通信设备有限公司
Abstract: 本申请实施例提供了嵌入式系统内存改写监测方法、装置、设备及存储介质，获取嵌入式系统中由内存改写而导致异常的异常线程的运行数据；根据异常线程的运行数据，确定发生异常的内存地址或内存变量，得到待监测内存地址或内存变量；运行嵌入式系统，并通过预设的监测程序监测待监测内存地址或内存变量；在待监测内存地址或内存变量被异常改写时，通过预设调用工具获取待监测内存地址或内存变量的调用栈信息。实现了对嵌入式系统中的内存改写的自动化监测，并且获取了内存改写时的调用栈信息，能够方便定位改写原因。
-
公开(公告)号：CN110572348A
公开(公告)日：2019-12-13
申请号：CN201810574228.X
申请日：2018-06-06
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明提供了一种网元间消息通信方法及装置。所述方法包括：接收源SFU发送目标消息；其中，所述目标消息的消息头中包含中转字段，所述中转字段用于指示处理所述目标消息的目的SFU；判断所述源SFU和所述目的SFU是否处于同一网元内部；若否，则依据所述中转字段选择预置传输协议将所述目标消息发送至目标网元。本发明通过增加消息头中一个中转字段将源SFU的目标消息发送至不同网元的目的SFU进行处理，从而实现了网元间通信。
-
Patent Agency Ranking
公开(公告)号：CN111953639A
公开(公告)日：2020-11-17
申请号：CN201910414182.X
申请日：2019-05-17
Applicant: 大唐移动通信设备有限公司
IPC: H04L29/06
Abstract: 本发明实施例提供一种有头链路通信方法和装置。所述方法包括：当所述发送侧网元处理器为小端存储方式时，向接收侧网元处理器发送小端格式的有头链路消息；当所述发送侧网元处理器为大端存储方式时，向接收侧网元处理器发送大端格式的有头链路消息；其中，所述有头链路消息携带发送侧网元处理器的大小端属性信息。本发明实施例不在发送侧处理器进行字节序转换，统一在接收侧处理器解析网络消息的字段来判断是否进行字节序转换，能够减少处理器性能的浪费，提高处理效率。
-
公开(公告)号：CN110572348B
公开(公告)日：2020-11-13
申请号：CN201810574228.X
申请日：2018-06-06
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明提供了一种网元间消息通信方法及装置。所述方法包括：接收源SFU发送目标消息；其中，所述目标消息的消息头中包含中转字段，所述中转字段用于指示处理所述目标消息的目的SFU；判断所述源SFU和所述目的SFU是否处于同一网元内部；若否，则依据所述中转字段选择预置传输协议将所述目标消息发送至目标网元。本发明通过增加消息头中一个中转字段将源SFU的目标消息发送至不同网元的目的SFU进行处理，从而实现了网元间通信。
-
公开(公告)号：CN112965892B
公开(公告)日：2024-06-21
申请号：CN201911275572.X
申请日：2019-12-12
Applicant: 大唐移动通信设备有限公司
IPC: G06F11/36
Abstract: 本发明实施例公开了一种软件系统的异常信息获取方法、装置、电子设备及介质，方法包括：若接收到软件系统中预设的异常信号，则通过调试工具gdb函数获取所述异常信号对应的异常进程中的异常线程；根据gdb指令获取所述异常线程的异常信息，并将所述异常信息存储至状态日志中。本发明实施例通过gdb函数获取异常线程，通过gdb指令获取异常线程准确完整的异常信息，并存储至状态日志中，方便后续随时对异常信息进行全面地定位。
-
公开(公告)号：CN112965892A
公开(公告)日：2021-06-15
申请号：CN201911275572.X
申请日：2019-12-12
Applicant: 大唐移动通信设备有限公司
IPC: G06F11/36
Abstract: 本发明实施例公开了一种软件系统的异常信息获取方法、装置、电子设备及介质，方法包括：若接收到软件系统中预设的异常信号，则通过调试工具gdb函数获取所述异常信号对应的异常进程中的异常线程；根据gdb指令获取所述异常线程的异常信息，并将所述异常信息存储至状态日志中。本发明实施例通过gdb函数获取异常线程，通过gdb指令获取异常线程准确完整的异常信息，并存储至状态日志中，方便后续随时对异常信息进行全面地定位。
-
公开(公告)号：CN108628798A
公开(公告)日：2018-10-09
申请号：CN201710165793.6
申请日：2017-03-20
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明实施例提供了一种板卡、芯片加载配置信息的方法及FPGA，用以解决现有的板卡初始化的技术方案中存在的板卡启动的时间过长的问题。方法包括：FPGA接收主处理器发送的包括第一信息的第一信号，该第一信息包括至少一片芯片中每片芯片需要加载的相同的配置信息，第一信号用于指示FPGA生成用于指示至少一片芯片中的每片芯片并行加载第一信息的第二信号；FPGA生成包括第一信息的第二信号，并通过并行接口并行向至少一片芯片中的每片芯片发送第二信号。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.034 seconds)
