公开(公告)号：CN102074578A

公开(公告)日：2011-05-25

申请号：CN201010537539.2

申请日：2010-11-05

Applicant: 夏普株式会社

Inventor： 一条尚生 ,  A·阿丹

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7835 ,  H01L29/063 ,  H01L29/0634 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7816

Abstract: 本发明实现一种能在不使导通电阻增大的情况下使高耐压化实现的半导体装置。在P型半导体衬底(1)内具备：P型体区(3)、相对于P型体区(3)在与衬底面平行的方向上离开形成的N型漂移区(5)、形成于N型漂移区内的由场氧化膜(11)分离的区域的比N型漂移区(5)浓度高的N型漏极区(8)、以及形成于P型体区(3)内的比N型漂移区(5)浓度高的N型源极区(6)。而且，以与P型体区(3)的一部分底面离散地连结并且分别在与衬底面平行的方向延伸、各前端达到漂移区(5)内的方式，形成有比N型漂移区(5)浓度高的P型埋入扩散区(4)。

公开(公告)号：CN101465378A

公开(公告)日：2009-06-24

申请号：CN200810188422.0

申请日：2008-12-22

Applicant: 夏普株式会社

Inventor： 一条尚生 ,  A·阿丹 ,  成濑一史 ,  键泽笃

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7816 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/66681

Abstract: 提供一种半导体器件和其制造方法，该器件能以低成本制造，并且具有低导通电阻和高耐受电压。该半导体器件包括形成在P－型半导体衬底(1)上的N－型阱区(2)，形成在该阱区(2)内的P－型体区(3)，形成在该体区(3)内的N－型源区(6)，形成在该阱区(2)中与该体区(3)相距一段距离的N－型漏区(8)，形成为重叠该体区(3)的一部分的栅绝缘膜(12)，形成在该栅绝缘膜(12)上的栅电极(9)和与该体区(3)的底部接触并在该阱区(2)内沿平行于该半导体衬底(1)表面的方向延伸到该漏区(8)下方的区域的P－型掩埋扩散区(4)。

公开(公告)号：CN101465378B

公开(公告)日：2014-02-19

申请号：CN200810188422.0

申请日：2008-12-22

Applicant: 夏普株式会社

Inventor： 一条尚生 ,  A·阿丹 ,  成濑一史 ,  键泽笃

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7816 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/66681

Abstract: 提供一种半导体器件和其制造方法，该器件能以低成本制造，并且具有低导通电阻和高耐受电压。该半导体器件包括形成在P-型半导体衬底(1)上的N-型阱区(2)，形成在该阱区(2)内的P-型体区(3)，形成在该体区(3)内的N-型源区(6)，形成在该阱区(2)中与该体区(3)相距一段距离的N-型漏区(8)，形成为重叠该体区(3)的一部分的栅绝缘膜(12)，形成在该栅绝缘膜(12)上的栅电极(9)和与该体区(3)的底部接触并在该阱区(2)内沿平行于该半导体衬底(1)表面的方向延伸到该漏区(8)下方的区域的P-型掩埋扩散区(4)。

公开(公告)号：CN102074578B

公开(公告)日：2013-08-21

申请号：CN201010537539.2

申请日：2010-11-05

Applicant: 夏普株式会社

Inventor： 一条尚生 ,  A·阿丹

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7835 ,  H01L29/063 ,  H01L29/0634 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7816

Abstract: 本发明涉及一种能在不使导通电阻增大的情况下使高耐压化实现的半导体装置。在P型半导体衬底(1)内具备：P型体区(3)、相对于P型体区(3)在与衬底面平行的方向上离开形成的N型漂移区(5)、形成于N型漂移区内的由场氧化膜(11)分离的区域的比N型漂移区(5)浓度高的N型漏极区(8)、以及形成于P型体区(3)内的比N型漂移区(5)浓度高的N型源极区(6)。而且，以与P型体区(3)的一部分底面离散地连结并且分别在与衬底面平行的方向延伸、各前端达到漂移区(5)内的方式，形成有比N型漂移区(5)浓度高的P型埋入扩散区(4)。