-
公开(公告)号：CN102255615A
公开(公告)日：2011-11-23
申请号：CN201010180567.3
申请日：2010-05-20
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属流水线模数转换器技术领域，涉及一种适用于流水线模数转换器的新型MDAC结构，包括运放、第一开关电容单元和第二开关电容单元。其中，第一开关电容单元和第二开关电容单元均由采样电容CS、反馈电容CF、负载电容CL和开关组成。在采样相PhiS，采样电容采样输入信号，同时运放保持反馈电容上的电压，对负载电容进行充放电；在复位相PhiR，采样电容悬空，运放的输入端接共模电平Vcomi，输出端接共模电平Vcomo，反馈电容上的电压复位；在传输相PhiT，运放对采样电容上的样本进行余量放大，余量电压传输到反馈电容上；在清零相PhiC，采样电容两端都接共模电平Vcomi，电荷清零，准备下一次的采样。利用本发明能降低模数转换器的功耗，提高转换速率。
-
公开(公告)号：CN101800542A
公开(公告)日：2010-08-11
申请号：CN201010121904.1
申请日：2010-03-11
Applicant: 复旦大学
IPC: H03L7/18
Abstract: 本发明属于时钟分频技术领域，具体为一种CMOS超宽带频率综合器锁相环路的预分频器结构。该预分频器由两个主从结构差分模拟D锁存器构成，其中，每个D锁存器有一对差分NMOS管作为逻辑部分、一对交叉耦合的正反馈NMOS管作为锁存部分、两对分别工作于正反时钟相位的互补PMOS管作为动态负载和一对时钟控制NMOS管分别作为逻辑部分和锁存部分的动态偏置。本发明通过减小跟随相位输出节点的RC常数、增大锁存相位输出节点的RC常数、减小内部信号摆幅和补偿锁存相位的漏电流损失的等优化方法拓宽电路的工作带宽，其上下限频率比可达100左右。本发明电路同时具备低功耗、低噪声、宽带、高速等性能。
-
公开(公告)号：CN102255615B
公开(公告)日：2014-06-11
申请号：CN201010180567.3
申请日：2010-05-20
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属流水线模数转换器技术领域，涉及一种适用于流水线模数转换器的新型MDAC结构，包括运放、第一开关电容单元和第二开关电容单元。其中，第一开关电容单元和第二开关电容单元均由采样电容CS、反馈电容CF、负载电容CL和开关组成。在采样相PhiS，采样电容采样输入信号，同时运放保持反馈电容上的电压，对负载电容进行充放电；在复位相PhiR，采样电容悬空，运放的输入端接共模电平Vcomi，输出端接共模电平Vcomo，反馈电容上的电压复位；在传输相PhiT，运放对采样电容上的样本进行余量放大，余量电压传输到反馈电容上；在清零相PhiC，采样电容两端都接共模电平Vcomi，电荷清零，准备下一次的采样。利用本发明能降低模数转换器的功耗，提高转换速率。
-
公开(公告)号：CN101800542B
公开(公告)日：2012-07-04
申请号：CN201010121904.1
申请日：2010-03-11
Applicant: 复旦大学
Abstract: 本发明属于时钟分频技术领域，具体为一种CMOS超宽带频率综合器锁相环路的预分频器结构。该预分频器由两个主从结构差分模拟D锁存器构成，其中，每个D锁存器有一对差分NMOS管作为逻辑部分、一对交叉耦合的正反馈NMOS管作为锁存部分、两对分别工作于正反时钟相位的互补PMOS管作为动态负载和一对时钟控制NMOS管分别作为逻辑部分和锁存部分的动态偏置。本发明通过减小跟随相位输出节点的RC常数、增大锁存相位输出节点的RC常数、减小内部信号摆幅和补偿锁存相位的漏电流损失的等优化方法拓宽电路的工作带宽，其上下限频率比可达100左右。本发明电路同时具备低功耗、低噪声、宽带、高速等性能。
-
-
-
Search Results
4
records
(took 0.016 seconds)
