公开(公告)号：CN112187286A

公开(公告)日：2021-01-05

申请号：CN202011015518.4

申请日：2020-09-24

Applicant: 复旦大学

Inventor： 陈赟 ,  谢金缶

IPC: H03M13/11

Abstract: 本发明属于无线数字通信和广播技术领域，具体为一种应用于CCSDS卫星深空通信的多模式LDPC译码器。本发明DPC译码器结构包括：中央控制器、校验矩阵信息存储器（Hbase）、校验节点存储器(CNM)、变量节点奇偶存储器组(VNM)、校验节点处理器、变量节点处理器、以及读写旁路与交叉控制器；该译码器采用两相交叠的TDMP算法，在增加少量组合逻辑的前提下，通过改变非零子矩阵更新次序使得变量节点更新过程与校验节点更新过程相互交叠，降低了译码所需的时间，增加了约80%的译码吞吐率；同时译码器也有较强的通用性。

公开(公告)号：CN112134570A

公开(公告)日：2020-12-25

申请号：CN202010822292.2

申请日：2020-08-16

Applicant: 复旦大学

Inventor： 陈赟 ,  李世贤 ,  谢金缶

IPC: H03M13/11

Abstract: 本发明属于数字信号处理和集成电路技术领域，具体为一种应用于深空通信的多模式LDPC译码器。本发明面向CCSDS空间通信标准，其中的深空通信LDPC码具有准循环结构，本发明在此结构的基础上，译码流程采用TDMP算法，信息更新采用NMSA算法；并配置信息处理单元，实现支持多种模式、可根据外部参数进行配置的译码器结构。本发明对译码性能和吞吐率进行权衡，选择适当的译码迭代次数来保证这两项重要指标满足相应要求。FPGA测试结果表明，本发明能支持编码前信息帧长为1024，码率为1/2、2/3、4/5三种码型的译码，三种工作模式下的编码增益分别达到5dB、7dB、8dB，译码器吞吐率可达到100MHz以上。