-
公开(公告)号：CN118659787A
公开(公告)日：2024-09-17
申请号：CN202410824261.9
申请日：2024-06-25
Applicant: 复旦大学
Abstract: 本发明属于数据转换技术领域，具体为一种低噪声高精度的ADC基准缓冲器电路。本发明电路主体为PMOS LDO，包括:多级小增益级联的误差放大器，作为中间级缓冲器的超级源随器，反馈电阻R1和R2以及片外电容CL；为满足驱动能力的要求，采用带片外电容的方式，整体拓扑为多级小增益级联结构，以满足缓冲器在全负载范围内的稳定性；在多级小增益级联拓扑基础上改进为乒乓自调零的结构，从而消除基准缓冲器中误差放大器带来的1/f噪声和失调，并保证电路的连续工作；同对反馈电阻进行修调设计，通过单温度点修调，提高最终输出电压的绝对精度。仿真结果表明：在满足环路增益的情况下，保证环路在整个负载范围内的绝对稳定性，大大提供抗噪声性能。
Search Results
1
records
(took 0.016 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
