-
公开(公告)号:CN103019947B
公开(公告)日:2016-02-24
申请号:CN201210493318.9
申请日:2012-11-28
Applicant: 复旦大学
IPC: G06F12/02
Abstract: 本发明属于电子技术领域,具体为一种FPGA芯片配置信息模型的层次化构建方法。具体包括:(一)层次化划分SRAM地址,是将整块FPGA的SRAM阵列按地址等级从上往下分别划分为:TOP,AREA,BLOCK,TILE,FRAME,BIT六个层次;(2)层次化构建可编程资源,是将可配置资源的配置信息划分为4个层次,从底层向顶层分别为:SRAM层,ELEMENT层,SITE层和TILE层。本方法具有通用性,在设计不同款FPGA芯片时,只需要按照本方法要求建立配置模型,便能采用同一种SRAM阵列值查找程序生成位流;采用层次化思想建模,不仅能够清晰地描述电路内部的层次关系,便于后期测试和验证,还能极大地减小配置数据的存储以及解析该模型的软件运行所需要的内存。
-
公开(公告)号:CN103019947A
公开(公告)日:2013-04-03
申请号:CN201210493318.9
申请日:2012-11-28
Applicant: 复旦大学
IPC: G06F12/02
Abstract: 本发明属于电子技术领域,具体为一种FPGA芯片配置信息模型的层次化构建方法。具体包括:(一)层次化划分SRAM地址,是将整块FPGA的SRAM阵列按地址等级从上往下分别划分为:TOP,AREA,BLOCK,TILE,FRAME,BIT六个层次;(2)层次化构建可编程资源,是将可配置资源的配置信息划分为4个层次,从底层向顶层分别为:SRAM层,ELEMENT层,SITE层和TILE层。本方法具有通用性,在设计不同款FPGA芯片时,只需要按照本方法要求建立配置模型,便能采用同一种SRAM阵列值查找程序生成位流;采用层次化思想建模,不仅能够清晰地描述电路内部的层次关系,便于后期测试和验证,还能极大地减小配置数据的存储以及解析该模型的软件运行所需要的内存。
-