-
公开(公告)号:CN117436224A
公开(公告)日:2024-01-23
申请号:CN202210810901.1
申请日:2022-07-11
Applicant: 复旦大学
IPC: G06F30/20 , G06N7/01 , G06F111/04 , G06F111/08
Abstract: 本发明属于集成电路技术领域,涉及一种基于偏好学习模型的模拟电路成品率优化方法。本方法中采用多尺度采样方法,逐渐提高工艺参数分布的标准差σ并执行成品率分析,通过放大不同设计点成品率之间的差距,更容易分辨设计点成品率的高低;采用基于偏好学习的高斯过程分类GPC模型对设计点间多尺度采样成品率的比较结果建模;采用偏好贝叶斯优化框架对GPC模型进行优化,利用汤普森采样获取函数平衡优化过程中的利用和探索,寻找在成品率比较中获胜概率最大的设计点;采用多置信度建模方法对不同工艺参数标准差下的成品率进行建模,进一步提高汤普森采样获取函数的准确度。本方法能够大幅减少模拟电路成品率优化所需的仿真次数。
-
公开(公告)号:CN118798106A
公开(公告)日:2024-10-18
申请号:CN202210114313.4
申请日:2022-01-30
Applicant: 复旦大学
IPC: G06F30/373 , G06F30/398
Abstract: 本发明属于集成电路可制造性设计技术领域。涉及集成电路可制造性设计中模拟电路成品率优化,具体涉及一种基于冻融贝叶斯优化技术的模拟电路成品率优化方法。本发明包括,提出在模拟电路成品率优化时,采用逐步提升候选最优设计点成品率分析精度的方法,利用冻融高斯过程回归模型对模拟电路成品率建模,预测渐进成品率。本方法中通过求解一个TT工艺角模拟电路性能优化问题,搜索刚好满足性能约束的设计点,并将这些点作为冻融贝叶斯优化热启动的初始点,可进一步提高成品率优化的收敛速度。经实验结果表明,本方法明显优于现有技术方法,能大幅减少模拟电路成品率优化所需仿真次数。
-