公开(公告)号：CN102566982B

公开(公告)日：2014-06-11

申请号：CN201210005825.3

申请日：2012-01-10

Applicant: 复旦大学

Inventor： 周灏 ,  毛劲松 ,  来金梅 ,  王元

IPC: G06F9/38 ,  G06F9/445

Abstract: 本发明属于FPGA器件技术领域,具体为一种FPGA两级流水线配置电路。该电路由两块FIFO作为配置接口与配置控制逻辑之间的缓冲，配置控制逻辑由配置寄存器组、全局配置控制状态机、位流解析、配置地址产生、帧ECC电路、CRC32电路等组成。下载数据通路由下载FIFO经由下载数据寄存器送达FPGA配置阵列，回读数据通路由FPGA配置阵列经由回读数据寄存器送达回读FIFO。该结构采用两级流水线对数据的下载和回读进行控制，而且数据通路里不存在与数据流动方向相反的反馈握手信号，每条流水线的第一级均以最快速率读取数据,这种结构能够极大地提高数据下载回读的速度和吞吐率。

公开(公告)号：CN102566982A

公开(公告)日：2012-07-11

申请号：CN201210005825.3

申请日：2012-01-10

Applicant: 复旦大学

Inventor： 周灏 ,  毛劲松 ,  来金梅 ,  王元

IPC: G06F9/38 ,  G06F9/445

Abstract: 本发明属于FPGA器件技术领域,具体为一种FPGA两级流水线配置电路。该电路由两块FIFO作为配置接口与配置控制逻辑之间的缓冲，配置控制逻辑由配置寄存器组、全局配置控制状态机、位流解析、配置地址产生、帧ECC电路、CRC32电路等组成。下载数据通路由下载FIFO经由下载数据寄存器送达FPGA配置阵列，回读数据通路由FPGA配置阵列经由回读数据寄存器送达回读FIFO。该结构采用两级流水线对数据的下载和回读进行控制，而且数据通路里不存在与数据流动方向相反的反馈握手信号，每条流水线的第一级均以最快速率读取数据,这种结构能够极大地提高数据下载回读的速度和吞吐率。

公开(公告)号：CN102594334B

公开(公告)日：2014-08-06

申请号：CN201210005852.0

申请日：2012-01-10

Applicant: 复旦大学

Inventor： 毛劲松 ,  来金梅 ,  周灏 ,  王元

IPC: H03K19/177 ,  G06F11/10

Abstract: 本发明属于FPGA器件技术领域，具体为一种FPGA回读帧ECC检错纠错电路。该电路利用FPGA回读数据总线的特征采用流水线结构将整体的汉明码解码计算分级实现，并根据FPGA单帧回读有效数据的个数来决定流水线的级数，由流水线的级数以及回读总线位宽来决定校验位的个数，在FPGA回读帧数据的同时即进行单帧数据的ECC校验。将汉明码校验的整体计算转换为分级计算实现，避免了额外的用于存储FPGA回读帧数据的资源，整体的路径延时也会减少，因而可以提高电路的计算速度。

公开(公告)号：CN102594334A

公开(公告)日：2012-07-18

申请号：CN201210005852.0

申请日：2012-01-10

Applicant: 复旦大学

Inventor： 毛劲松 ,  来金梅 ,  周灏 ,  王元

IPC: H03K19/177 ,  G06F11/10

Abstract: 本发明属于FPGA器件技术领域，具体为一种FPGA回读帧ECC检错纠错电路。该电路利用FPGA回读数据总线的特征采用流水线结构将整体的汉明码解码计算分级实现，并根据FPGA单帧回读有效数据的个数来决定流水线的级数，由流水线的级数以及回读总线位宽来决定校验位的个数，在FPGA回读帧数据的同时即进行单帧数据的ECC校验。将汉明码校验的整体计算转换为分级计算实现，避免了额外的用于存储FPGA回读帧数据的资源，整体的路径延时也会减少，因而可以提高电路的计算速度。