公开(公告)号：CN115665053B

公开(公告)日：2025-04-29

申请号：CN202211189936.4

申请日：2022-09-28

Applicant: 复旦大学

Inventor： 李誉 ,  王堃

IPC: H04L47/215

Abstract: 本发明公开了一种基于FPGA的面向DPU的令牌桶算法限流系统，该系统直接部署于FPGA上，且该系统通过PCI‑e接口与主机端的网卡实现连接；该系统包括系统配置模块、快速存储器访问模块、以太网介质访问控制器模块和两组用户逻辑框模块。本发明针对系统链路中流量突发的问题，根据令牌桶原理设计了流量控制方法，使得链路中的流量不会超过系统收发端的限制，并能够根据数据的类型提供不同的策略以满足用户要求，在保证系统安全运转的基础上，不浪费原有带宽，解决流量突发给DPU带来的不稳定因素；具备实现多路径、不同数据包的限流策略，而且部署上没有其他依赖的硬件、算法、协议资源和需求，可以直接在FPGA上使用的优点。

公开(公告)号：CN115665053A

公开(公告)日：2023-01-31

申请号：CN202211189936.4

申请日：2022-09-28

Applicant: 复旦大学

Inventor： 李誉 ,  王堃

IPC: H04L47/215

Abstract: 本发明公开了一种基于FPGA的面向DPU的令牌桶算法限流系统，该系统直接部署于FPGA上，且该系统通过PCI‑e接口与主机端的网卡实现连接；该系统包括系统配置模块、快速存储器访问模块、以太网介质访问控制器模块和两组用户逻辑框模块。本发明针对系统链路中流量突发的问题，根据令牌桶原理设计了流量控制方法，使得链路中的流量不会超过系统收发端的限制，并能够根据数据的类型提供不同的策略以满足用户要求，在保证系统安全运转的基础上，不浪费原有带宽，解决流量突发给DPU带来的不稳定因素；具备实现多路径、不同数据包的限流策略，而且部署上没有其他依赖的硬件、算法、协议资源和需求，可以直接在FPGA上使用的优点。