公开(公告)号：CN116938253A

公开(公告)日：2023-10-24

申请号：CN202310878473.0

申请日：2023-07-17

Applicant: 复旦大学

Inventor： 张书文 ,  方来榕 ,  徐佳伟

IPC: H03M3/00 ,  H03M1/34

Abstract: 本发明涉及一种高能耗效率和高面积效率的Sigma‑Delta模数转换器，包括环路积分器、SAR ADC、比较器、缓冲器、CDAC模块和时钟产生模块，以信号流为描述路径，在第一步转换中，输入信号分别连接SAR ADC和CDAC模块；SAR ADC依次连接CDAC模块、环路积分器、比较器和CDAC模块，构成Sigma‑Delta环路；在第二步转换中，不接收输入信号，同时关闭比较器，打开缓冲器；当环路积分器进行重构后，环路积分器依次连接缓冲器、SAR ADC、CDAC模块和环路积分器，构成Sigma‑Delta环路。本发明提出的架构和技术可以提升ADC的能耗效率和面积效率。

公开(公告)号：CN117375620A

公开(公告)日：2024-01-09

申请号：CN202311152556.8

申请日：2023-09-07

Applicant: 北京智芯微电子科技有限公司 ,  北京智芯半导体科技有限公司 ,  复旦大学

Inventor： 方来榕 ,  张书文 ,  吴顺珉 ,  徐佳伟

IPC: H03M1/46 ,  H03M3/00

Abstract: 本发明提供一种模数转换器、模数转换方法、信号处理方法及系统，属于芯片技术领域。模数转换器包括粗转换器、细转换器、第一加法器和输出模块；粗转换器用于获取当前时刻的输入信号，并将输入信号进行粗量化，得到粗数字码；细转换器用于将量化误差进行细量化，得到细数字码；第一加法器用于将粗数字码与细数字码进行合并；输出模块用于根据合并数字码，得到转换结果。其中，量化误差是由粗转换器将输入信号减去上一时刻合并数字码经过数模转换后得到的信号得到，上一时刻合并数字码是由第一加法器将上一时刻转换得到的细数字码和粗数字码进行合并得到。多步转换提高了模数转换器的动态范围，大大降低了模数转换器的时钟频率，降低了数字功耗。