公开(公告)号：CN101865977B

公开(公告)日：2015-11-25

申请号：CN201010186500.0

申请日：2010-05-27

Applicant: 复旦大学

Inventor： 付勇 ,  陈利光 ,  王健 ,  王元 ,  来金梅

IPC: G01R31/3185

Abstract: 本发明属于集成电路技术领域，具体涉及一种基于LUT(查找表)结构的FPGA(现场可编程门阵列)器件的CLB(可编程逻辑单元)的遍历测试方法。包括：对LUT的单点故障的遍历测试，对LUT的多点故障的测试，对分布式RAM的遍历测试，对触发器的赋初值为0或则为1，置位、复位端电平固定，使能无效等，置位，复位，使能的遍历测试等。本发明能够完成对FPGA芯片内所有CLB的面向制造的测试，可以覆盖CLB内部所有的基本逻辑器件、可编程码点、内部互联资源。测试所需要的配置次数、配置难度和测试时间都能得到极大地优化。

公开(公告)号：CN101865977A

公开(公告)日：2010-10-20

申请号：CN201010186500.0

申请日：2010-05-27

Applicant: 复旦大学

Inventor： 付勇 ,  陈利光 ,  王健 ,  王元 ,  来金梅

IPC: G01R31/3185

Abstract: 本发明属于集成电路技术领域，具体涉及一种基于LUT(查找表)结构的FPGA(现场可编程门阵列)器件的CLB(可编程逻辑单元)的遍历测试方法。包括：对LUT的单点故障的遍历测试，对LUT的多点故障的测试，对分布式RAM的遍历测试，对触发器的赋初值为0或则为1，置位、复位端电平固定，使能无效等，置位，复位，使能的遍历测试等。本发明能够完成对FPGA芯片内所有CLB的面向制造的测试，可以覆盖CLB内部所有的基本逻辑器件、可编程码点、内部互联资源。测试所需要的配置次数、配置难度和测试时间都能得到极大地优化。