公开(公告)号：CN116917861A

公开(公告)日：2023-10-20

申请号：CN202280018611.1

申请日：2022-03-01

Applicant: 国际商业机器公司

Inventor： E·施瓦兹 ,  S·佩尔 ,  P·莱伯 ,  K·谢尔姆 ,  M·克莱恩 ,  T·斯莱格尔 ,  R·科普兰 ,  郭欣

IPC: G06F9/30

Abstract: 执行指令以执行从针对该指令所配置的多个操作中选择的操作，执行指令包括：确定指令的选定操作数的值。确定值是基于指令的控件并且包括：基于指令的控件具有第一值，从选定操作数位置读取指令的选定操作数以获得选定操作数的值，以及基于指令的控件具有第二值，使用预定值作为选定操作数的值。将该值与指令的另一个选定操作数相乘以获得乘积。使用乘积以及指令的选定操作数执行算术运算以获得中间结果。从中间结果获得结果，以及将该结果放置在选定位置中。

公开(公告)号：CN118843854A

公开(公告)日：2024-10-25

申请号：CN202380026173.8

申请日：2023-03-03

Applicant: 国际商业机器公司

Inventor： K·谢尔姆 ,  P·莱贝尔 ,  M·克莱恩 ,  S·佩尔 ,  C·里彻特纳 ,  S·米勒

IPC: G06F9/30

Abstract: 提供一种硬件设备，用于执行多个操作以将输入值直接从一种格式转换为另一种格式。硬件设备基于指令的执行来执行多个操作。多个操作包括转换输入值的一部分以提供转换值，对输入值的另一部分执行一个或多个算术操作以提供中间值，及使用转换值及中间值来提供另一种格式的转换结果。转换、执行和使用是作为执行指令的一部分来执行的。在计算环境内的处理中使用另一种格式的转换结果。

公开(公告)号：CN104054132B

公开(公告)日：2016-08-24

申请号：CN201280066041.X

申请日：2012-12-07

Applicant: 国际商业机器公司

Inventor： O·奥萨马 ,  R·萨特尔 ,  S·佩尔 ,  P·萨尔茨

IPC: G11C7/12 ,  G11C11/413

CPC classification number: G11C7/18 ,  G11C7/12 ,  G11C11/412 ,  G11C11/419

Abstract: 提供了一种存储器阵列，该存储阵列包含多个全局位线，使得每个位线与多个存储器单元耦接。该存储器阵列还包含多个预充电逻辑，使得每个预充电逻辑与该多个全局位线中的相关联的全局位线耦接。在存储器阵列中的识别逻辑与该多个预充电逻辑耦接。识别逻辑在每个时钟周期将预充电启动信号提供给该多个预充电逻辑的子集，使得预充电逻辑的该子集将与其关联的全局位线的子集预充电至电压源的电压电平，由此降低存储器阵列的功率消耗。

公开(公告)号：CN118843853A

公开(公告)日：2024-10-25

申请号：CN202380026170.4

申请日：2023-03-03

Applicant: 国际商业机器公司

Inventor： P·莱伯 ,  K·谢尔姆 ,  C·里彻特纳 ,  S·佩尔 ,  M·克莱恩 ,  S·米勒

IPC: G06F9/30

Abstract: 提供一种硬件设备，用于执行多个操作以将输入值直接从一种格式转换为另一种格式。硬件设备基于指令的执行来执行多个操作。多个操作包括缩放输入值以提供缩放结果，以及将缩放结果从一种格式转换以提供另一种格式的转换结果。缩放和转换将作为执行指令的一部分来执行。提供另一种格式的转换结果以用于计算环境内的处理。

公开(公告)号：CN116661747A

公开(公告)日：2023-08-29

申请号：CN202310142919.3

申请日：2023-02-21

Applicant: 国际商业机器公司

Inventor： K·C·舍尔姆 ,  C·利希特瑙 ,  M·克莱因 ,  S·佩尔 ,  P·莱伯

IPC: G06F8/30 ,  G06F7/72 ,  G06F7/46

Abstract: 本发明涉及动态算法选择。通过以下操作动态选择乘法算法：接收操作数A和B，确定A与B之间的差值，如果所述差值低于阈值，则选择第一乘法算法，如果所述差值等于或超过所述阈值，则选择第二乘法算法，对所述操作数进行预缩放，计算所述经缩放的操作数的商，使用所述选择的算法将所述商反向相乘，产生乘积，从操作数A减去所述乘积，产生余数，并且提供所述余数作为输出。

公开(公告)号：CN104054132A

公开(公告)日：2014-09-17

申请号：CN201280066041.X

申请日：2012-12-07

Applicant: 国际商业机器公司

Inventor： O·奥萨马 ,  R·萨特尔 ,  S·佩尔 ,  P·萨尔茨

IPC: G11C7/12 ,  G11C11/413

CPC classification number: G11C7/18 ,  G11C7/12 ,  G11C11/412 ,  G11C11/419

Abstract: 提供了一种存储器阵列，该存储阵列包含多个全局位线，使得每个位线与多个存储器单元耦接。该存储器阵列还包含多个预充电逻辑，使得每个预充电逻辑与该多个全局位线中的相关联的全局位线耦接。在存储器阵列中的识别逻辑与该多个预充电逻辑耦接。识别逻辑在每个时钟周期将预充电启动信号提供给该多个预充电逻辑的子集，使得预充电逻辑的该子集将与其关联的全局位线的子集预充电至电压源的电压电平，由此降低存储器阵列的功率消耗。