-
公开(公告)号：CN114730285A
公开(公告)日：2022-07-08
申请号：CN202080080115.X
申请日：2020-10-26
Applicant: 国际商业机器公司
IPC: G06F12/00
Abstract: 本发明的方面公开了一种用于控制非易失性存储器单元阵列的操作的方法、计算机程序产品和系统，该非易失性存储器单元阵列包括：选择性地可配置用于单比特存储和多比特存储的单元。该方法包括存储器控制器选择性地配置阵列用于在混合模式和多比特模式中操作，在混合模式中阵列包括被配置用于单比特存储的单元和被配置用于多比特存储的单元两者，并且在多比特模式中阵列中的所有单元被配置用于多比特存储的。该方法还包括：存储器控制器在对应于阵列容量使用的阵列的混合和多比特模式配置之间动态地切换，阵列容量使用遍历与增强阵列的耐久性相关联的限定的阈值等级。
-
Patent Agency Ranking
公开(公告)号：CN114730285B
公开(公告)日：2024-10-01
申请号：CN202080080115.X
申请日：2020-10-26
Applicant: 国际商业机器公司
Abstract: 本发明的方面公开了一种用于控制非易失性存储器单元阵列的操作的方法、计算机程序产品和系统，该非易失性存储器单元阵列包括：选择性地可配置用于单比特存储和多比特存储的单元。该方法包括存储器控制器选择性地配置阵列用于在混合模式和多比特模式中操作，在混合模式中阵列包括被配置用于单比特存储的单元和被配置用于多比特存储的单元两者，并且在多比特模式中阵列中的所有单元被配置用于多比特存储的。该方法还包括：存储器控制器在对应于阵列容量使用的阵列的混合和多比特模式配置之间动态地切换，阵列容量使用遍历与增强阵列的耐久性相关联的限定的阈值等级。
-
公开(公告)号：CN104145252B
公开(公告)日：2017-03-29
申请号：CN201380012272.7
申请日：2013-02-18
Applicant: 国际商业机器公司
IPC: G06F12/126 , G06F12/128
CPC classification number: G06F12/128 , G06F12/126
Abstract: 提供了一种用于管理第一高速缓存和第二高速缓存中的数据的计算机程序产品、系统和方法。当页面被存储在第二高速缓存中时，针对该页面在第二高速缓存中维护参考计数。确定页面将从第二高速缓存提升至第一高速缓存。响应于确定该参考计数大于零，将该页面添加至第一高速缓存中的最近最少使用(LRU)列表的LRU端。响应于确定该参考计数小于或等于零，将该页面添加至第一高速缓存中的LRU列表的最近最多使用(MRU)端。
-
公开(公告)号：CN103907096B
公开(公告)日：2016-08-24
申请号：CN201280053168.8
申请日：2012-08-30
Applicant: 国际商业机器公司
Inventor： L·M·古普塔 , E·S·埃勒夫塞里奥 , I·科尔特斯达斯 , 胡晓宇 , R·普勒特卡 , R·哈斯 , S·布利尼克 , M·J·卡洛斯 , K·A·内尔森 , M·T·本哈斯
IPC: G06F12/0871 , G06F12/0897 , G06F12/122 , G06F12/127 , G06F12/128
CPC classification number: G06F3/0619 , G06F3/0646 , G06F3/0688 , G06F12/0246 , G06F12/0253 , G06F12/0811 , G06F12/0862 , G06F12/0864 , G06F12/0871 , G06F12/0897 , G06F12/122 , G06F12/127 , G06F12/128 , G06F2212/1016 , G06F2212/154 , G06F2212/222 , G06F2212/283 , G06F2212/604 , G06F2212/702 , G06F2212/7201
Abstract: 提供了用于以更高效的方式在次级存储中有效轨道离台的示例方法、系统和计算机程序产品实施例。在一个实施例中，仅通过举例，使用顺序比特的临时比特用于在主存储中控制离台轨道的定时，临时比特和顺序比特被从主存储转移到次级存储。临时比特被允许在从存储上老化。公开了其他系统和计算机程序产品实施例并且提供了相关优点。
-
公开(公告)号：CN104145252A
公开(公告)日：2014-11-12
申请号：CN201380012272.7
申请日：2013-02-18
Applicant: 国际商业机器公司
CPC classification number: G06F12/128 , G06F12/126
Abstract: 本发明提供了一种用于管理第一高速缓存和第二高速缓存中的数据的计算机程序产品、系统和方法。当页面被存储在第二高速缓存中时，针对该页面在第二高速缓存中维护参考计数。确定页面将从第二高速缓存提升至第一高速缓存。响应于确定该参考计数大于零，将该页面添加至第一高速缓存中的最近最少使用(LRU)列表的LRU端。响应于确定该参考计数小于或等于零，将该页面添加至第一高速缓存中的LRU列表的最近最多使用(MRU)端。
-
公开(公告)号：CN103907096A
公开(公告)日：2014-07-02
申请号：CN201280053168.8
申请日：2012-08-30
Applicant: 国际商业机器公司
Inventor： L·M·古普塔 , E·S·埃勒夫塞里奥 , I·科尔特斯达斯 , 胡晓宇 , R·普勒特卡 , R·哈斯 , S·布利尼克 , M·J·卡洛斯 , K·A·内尔森 , M·T·本哈斯
IPC: G06F12/08
CPC classification number: G06F3/0619 , G06F3/0646 , G06F3/0688 , G06F12/0246 , G06F12/0253 , G06F12/0811 , G06F12/0862 , G06F12/0864 , G06F12/0871 , G06F12/0897 , G06F12/122 , G06F12/127 , G06F12/128 , G06F2212/1016 , G06F2212/154 , G06F2212/222 , G06F2212/283 , G06F2212/604 , G06F2212/702 , G06F2212/7201
Abstract: 提供了用于以更高效的方式在次级存储中有效轨道离台的示例方法、系统和计算机程序产品实施例。在一个实施例中，仅通过举例，使用顺序比特的临时比特用于在主存储中控制离台轨道的定时，临时比特和顺序比特被从主存储转移到次级存储。临时比特被允许在从存储上老化。公开了其他系统和计算机程序产品实施例并且提供了相关优点。
-
-
-
-
-
Search Results
6
records
(took 0.053 seconds)
