用于Spectre和Meltdown类攻击的硬件减轻

    公开(公告)号:CN116601631A

    公开(公告)日:2023-08-15

    申请号:CN202180084375.9

    申请日:2021-10-26

    Abstract: 方面包括电路,该电路包括在解码分支指令时增加的第一全局代际计数器(GGC)和在完成分支指令时增加的第二GGC。在触发的回滚时,重置第一GGC。该电路还包括:与在旁道攻击期间接收加载的寄存器相关联的代际标签存储器,其在第一加载时被设置到第一GGC;以及确定单元,其针对来自取决于第一加载的寄存器的地址的第二加载,来确定与第二加载的寄存器相关联的代际标签值,作为第一GGC、第二GGC以及与第一加载的寄存器相关联的代际标签值的函数。等待队列被配置为如果代际标签大于第二GGC则阻止第二加载。

Patent Agency Ranking