有选择地互连同步总线上的子系统的方法和系统

    公开(公告)号:CN1508646A

    公开(公告)日:2004-06-30

    申请号:CN200310121432.X

    申请日:2003-12-16

    CPC classification number: G06F1/24 G06F1/08 G06F1/10 G06F1/12 G06F13/364

    Abstract: 一种用于在一集成电路芯片上连接到一计算机系统的一总线上的一些子系统之间进行通信的方法,包括使子系统在没有在总线上相互通信时以独立时钟频率工作。通过有选择地改变子系统的时钟信号的频率可以使所选的一些子系统对以共享时钟频率工作,使得在所选的子系统之间可以按共享时钟频率(而对于不同的成对子系统以不同的时钟频率)在总线上进行通信,因此子系统在不与其他子系统通信时可以按独立时钟频率工作。子系统之间的通信遵从在允许一个子系统访问总线时这个子系统对总线具有排它性的使用权的基于总线的协议。

    使用局部时钟发生器的自定时校准优化扩展的电压或工艺范围上的SRAM性能

    公开(公告)号:CN102171763A

    公开(公告)日:2011-08-31

    申请号:CN200980138882.5

    申请日:2009-10-01

    CPC classification number: G11C11/417 G11C7/22 G11C11/419

    Abstract: 一种延迟电路,其具有处于低电压电平的固定延迟路径、电平变换器以及处于高电压电平的可调延迟路径。所述固定延迟路径包括反相器链,所述可调延迟路径包括选择性地与电路输出端相连的串联的延迟元件。在静态随机存取存储器(SRAM)的局部时钟缓冲器应用中,所述低电压电平是所述局部时钟缓冲器的低电压电平,并且所述高电压电平是所述SRAM的高电压电平。这些电压可响应于动态电压调节而变化,从而需要重新校准所述可调延迟路径。可以通过逐渐增大SRAM阵列的读取访问时间直到同时的读取操作返回正确的输出,或者通过使用复制SRAM路径模拟电源电压改变导致的延迟变化来校准所述可调延迟路径。

    具有电流和电压感测的接线管理器

    公开(公告)号:CN103348256B

    公开(公告)日:2016-02-10

    申请号:CN201280007317.7

    申请日:2012-01-10

    CPC classification number: G01R21/133

    Abstract: 一种包括电流感测特征的接线管理器提供用于功率测量和管理系统的输入。接线管理器可以是单个接线或者单个束保持设备,该接线或者束保持设备具有集成于其中的电流传感器(诸如霍尔效应传感器),或者可以是多接线管理壳,该多接线管理壳具有设置于内部用于感测经过多个接线的电流的多个电流感测器件。接线可以是功率分布面板或者管线中的多个支路电路,并且接线管理器可以适合于装配于这样的面板或者管线中。也可以通过提供电容耦合到对应接线的电传导板、接线或者其它元件在传感器内并入电压感测。

    具有电流和电压感测的接线管理器

    公开(公告)号:CN103348256A

    公开(公告)日:2013-10-09

    申请号:CN201280007317.7

    申请日:2012-01-10

    CPC classification number: G01R21/133

    Abstract: 一种包括电流感测特征的接线管理器提供用于功率测量和管理系统的输入。接线管理器可以是单个接线或者单个束保持设备,该接线或者束保持设备具有集成于其中的电流传感器(诸如霍尔效应传感器),或者可以是多接线管理壳,该多接线管理壳具有设置于内部用于感测经过多个接线的电流的多个电流感测器件。接线可以是功率分布面板或者管线中的多个支路电路,并且接线管理器可以适合于装配于这样的面板或者管线中。也可以通过提供电容耦合到对应接线的电传导板、接线或者其它元件在传感器内并入电压感测。

    延迟电路及局部时钟缓冲器

    公开(公告)号:CN102171763B

    公开(公告)日:2013-02-20

    申请号:CN200980138882.5

    申请日:2009-10-01

    CPC classification number: G11C11/417 G11C7/22 G11C11/419

    Abstract: 一种延迟电路,其具有处于低电压电平的固定延迟路径、电平变换器以及处于高电压电平的可调延迟路径。所述固定延迟路径包括反相器链。所述可调延迟路径包括选择性地与电路输出端相连的串联的延迟元件。在静态随机存取存储器(SRAM)的局部时钟缓冲器应用中,所述低电压电平是所述局部时钟缓冲器的低电压电平,并且所述高电压电平是所述SRAM的高电压电平。这些电压可响应于动态电压调节而变化,从而需要重新校准所述可调延迟路径。可以通过逐渐增大SRAM阵列的读取访问时间直到同时的读取操作返回正确的输出,或者通过使用复制SRAM路径模拟电源电压改变导致的延迟变化来校准所述可调延迟路径。

    有选择地互连同步总线上的子系统的方法和系统

    公开(公告)号:CN1243296C

    公开(公告)日:2006-02-22

    申请号:CN200310121432.X

    申请日:2003-12-16

    CPC classification number: G06F1/24 G06F1/08 G06F1/10 G06F1/12 G06F13/364

    Abstract: 一种用于在一集成电路芯片上连接到一计算机系统的一总线上的一些子系统之间进行通信的方法,包括使子系统在没有在总线上相互通信时以独立时钟频率工作。通过有选择地改变子系统的时钟信号的频率可以使所选的一些子系统对以共享时钟频率工作,使得在所选的子系统之间可以按共享时钟频率(而对于不同的成对子系统以不同的时钟频率)在总线上进行通信,因此子系统在不与其他子系统通信时可以按独立时钟频率工作。子系统之间的通信遵从在允许一个子系统访问总线时这个子系统对总线具有排它性的使用权的基于总线的协议。

Patent Agency Ranking