公开(公告)号：CN104246653A

公开(公告)日：2014-12-24

申请号：CN201380019054.6

申请日：2013-03-27

Applicant: 国际商业机器公司

Inventor： M·S·艾伦-韦尔 ,  A·J·德拉克 ,  黄伟 ,  M·S·弗洛伊德 ,  闻华君

IPC: G06F1/32

CPC classification number: G06F1/3296 ,  G06F1/3203 ,  Y02D10/172

Abstract: 提供了一种用于使固定频率处理单元的操作的功耗最小化的机制。对时间窗口中向固定频率处理单元进行节流的时隙的数量进行计数。将进行节流的时隙的数量除以时间窗口内的时隙总数，从而产生性能损失(PLOSS)值。确定与固定频率处理单元相关联的(PLOSS)值是否大于允许性能损失(APLOSS)值。响应于PLOSS值小于或等于APLOSS值，发起供应给固定频率处理单元的电压的降低。

公开(公告)号：CN1321367C

公开(公告)日：2007-06-13

申请号：CN200310101005.5

申请日：2003-10-10

Applicant: 国际商业机器公司

Inventor： 闻华君

IPC: G06F7/507 ,  G06F7/508 ,  G06F7/505

CPC classification number: G06F7/507 ,  G06F7/508 ,  G06F2207/3872

Abstract: 一种包括进位逻辑电路和选择逻辑的二进制加法器电路。该进位逻辑电路使用组生成和传播信号来产生补充进位信号。该选择逻辑根据该补充进位信号产生两个预和之一。在产生进位逻辑电路的方法中，将执行组生成逻辑函数GI，I+1＝GIOR GI+1AND PI。当GI+1＝CI+1且GI，I+1＝CI时，调查生成信号GI和GI+1的到达时间。如果GI比GI+1先到达，使用复杂AND-OR-INVERT门，否则选择NAND门的级联对。为了产生补充进位信号，将执行逻辑函数GI，I+1’＝GI’AND GI+1’ORPI’。如果GI’比GI+1’先到达，使用复杂OR-AND-INVERT门，否则选择NOR门的级联对。

公开(公告)号：CN104246653B

公开(公告)日：2016-12-21

申请号：CN201380019054.6

申请日：2013-03-27

Applicant: 国际商业机器公司

Inventor： M·S·艾伦-韦尔 ,  A·J·德拉克 ,  黄伟 ,  M·S·弗洛伊德 ,  闻华君

IPC: G06F1/32

CPC classification number: G06F1/3296 ,  G06F1/3203 ,  Y02D10/172

Abstract: 提供了一种用于使固定频率处理单元的操作的功耗最小化的机制。对时间窗口中向固定频率处理单元进行节流的时隙的数量进行计数。将进行节流的时隙的数量除以时间窗口内的时隙总数，从而产生性能损失(PLOSS)值。确定与固定频率处理单元相关联的(PLOSS)值是否大于允许性能损失(APLOSS)值。响应于PLOSS值小于或等于APLOSS值，发起供应给固定频率处理单元的电压的降低。

公开(公告)号：CN1497428A

公开(公告)日：2004-05-19

申请号：CN200310101005.5

申请日：2003-10-10

Applicant: 国际商业机器公司

Inventor： 闻华君

IPC: G06F7/42

CPC classification number: G06F7/507 ,  G06F7/508 ,  G06F2207/3872

Abstract: 一种包括进位逻辑电路和选择逻辑的二进制加法器电路。该进位逻辑电路使用组生成和传播信号来产生补充进位信号。该选择逻辑根据该补充进位信号产生两个预和之一。在产生进位逻辑电路的方法中，将执行组生成逻辑函数GI，I+1＝GIORGI+1ANDPI。当GI+1＝CI+1且GI，I+1＝CI时，调查生成信号GI和GI+1的到达时间。如果GI比GI+1先到达，使用复杂AND－OR－INVERT门，否则选择NAND门的级联对。为了产生补充进位信号，将执行逻辑函数GI，I+1’＝GI’ANDGI+1’ORPI’。如果GI’比GI+1’先到达，使用复杂OR－AND－INVERT门，否则选择NOR门的级联对。