公开(公告)号：CN1868124A

公开(公告)日：2006-11-22

申请号：CN200480029920.0

申请日：2004-10-13

Applicant: 国际商业机器公司

Inventor： 肯尼思·J·古德诺 ,  克拉伦斯·R·奥格尔维 ,  克里斯托弗·B·雷诺兹 ,  杰克·R·史密斯 ,  塞巴斯蒂安·T·文特朗

IPC: H03K19/173

CPC classification number: H03K19/17752 ,  G06F15/7867 ,  H03K19/17756 ,  H03K19/1776

Abstract: 一种可重配置逻辑阵列(RLA)系统(104)，包括RLA(108)和用于循环地对该RLA重新编程的编程器(112)。将一个所需逻辑比该RLA中包含的逻辑更多的功能(F)划分成多个功能块(FB1、FB2、FB3)。编程器包含软件(144)，所述软件(144)将该RLA划分成位于两个存储区(SR1、SR2)之间的功能区(FR)。接着，编程器顺序地使用该功能的功能块对功能区进行编程，从而功能块在存储区之间的交替的方向上进行处理。当编程器使用下一个功能块重新配置功能区并且重新配置一个用于接收下一个功能块的输出的存储区时，将从当前功能块传向下一个功能块的数据保存在另一个存储区。

公开(公告)号：CN1195812A

公开(公告)日：1998-10-14

申请号：CN98105816.7

申请日：1998-03-20

Applicant: 国际商业机器公司

Inventor： 肯尼斯·J·古德诺 ,  克拉伦斯·R·奥格尔维 ,  威尔伯·D·普赖斯 ,  塞巴斯蒂安·T·文特朗

IPC: G06F9/46

CPC classification number: H04M3/005 ,  H04M2201/12

Abstract: 向包括处理由多任务操作系统控制的指令程序中的多个任务的处理器的信息处理系统中装入超高速缓冲存储器的方法和装置。通过监测以前处理的任务的顺序以及它们运行的时间开发的一个任务队列存储按从当前任务到下一任务的时间顺序排列的一个任务列表。当处理器完成当前任务的处理之前。下一任务应该被装入到超高速缓冲存储器中时,用这个任务列表来进行预测以防止由任务切换导致的处理器停顿。

公开(公告)号：CN1092363C

公开(公告)日：2002-10-09

申请号：CN98105816.7

申请日：1998-03-20

Applicant: 国际商业机器公司

Inventor： 肯尼斯·J·古德诺 ,  克拉伦斯·R·奥格尔维 ,  威尔伯·D·普赖斯 ,  塞巴斯蒂安·T·文特朗

IPC: G06F9/44

CPC classification number: H04M3/005 ,  H04M2201/12

Abstract: 向包括处理由多任务操作系统控制的指令程序中的多个任务的处理器的信息处理系统中装入超高速缓冲存储器的方法和装置。通过监测以前处理的任务的顺序以及它们运行的时间开发的一个任务队列存储按从当前任务到下一任务的时间顺序排列的一个任务列表。用这个任务列表来预测在处理器完成当前任务的处理之前，下一任务何时应该被装入到超高速缓冲存储器中，以防止由任务切换导致的处理器停顿。