-
公开(公告)号：CN104321820B
公开(公告)日：2017-03-01
申请号：CN201380025730.0
申请日：2013-02-19
Applicant: 国立研究开发法人科学技术振兴机构
IPC: G11C11/15 , G11C11/412 , G11C14/00
CPC classification number: G11C14/0081 , G11C11/1675 , G11C11/1693
Abstract: 存储电路具备：双稳态电路(30)，其存储数据；非易失性元件(MTJ1、MTJ2)，其非易失性地存入在所述双稳态电路中存储的数据，将非易失性地存入的数据恢复至所述双稳态电路；和控制部，在不从所述双稳态电路进行数据的读出或写入的期间长于给定期间的情况下，非易失性地存入在所述双稳态电路中存储的数据，并切断所述双稳态电路的电源，在不进行所述数据的读出或写入的期间短于所述给定期间的情况下，不进行存储在所述双稳态电路中的数据的非易失性的存入，使所述双稳态电路的电源电压低于从所述双稳态电路进行数据的读出或写入的期间的电压。
-
Patent Agency Ranking
公开(公告)号：CN106796814B
公开(公告)日：2019-04-16
申请号：CN201580043335.4
申请日：2015-08-06
Applicant: 国立研究开发法人科学技术振兴机构
IPC: G11C11/15 , G11C11/412
Abstract: 一种存储电路，其特征在于，该存储电路包括如下所述的多个单元和控制单元。所述多个单元被放置在多个行和多个列中，使得形成通过划分所述多个行而形成的多个存储体。各存储体包括一个或更多个行。每个单元包括如下元件：双稳态电路，该双稳态电路存储数据；和非易失性元件，该非易失性元件以非易失性方式保持在双稳态电路中所存储的数据，并且把所述数据恢复到双稳态电路。控制单元执行如下操作：依次在每个行执行存储操作；把向作为前述存储体中的一个并包括执行前述存储操作的行的、第一存储体中的单元的电源提供的电压设置为第一电压，第一存储体包括其上执行存储操作的行；并且把作为不在前述第一存储体中的单元的电源提供的电压设置为第二电压，该第二电压小于前述第一电压，但在该第二电压下，双稳态电路中的数据被保持。
-
公开(公告)号：CN106104831B
公开(公告)日：2019-04-05
申请号：CN201580014108.9
申请日：2015-03-06
Applicant: 国立研究开发法人科学技术振兴机构
Abstract: 一种晶体管，具备：压电电阻体(10)，其传导载流子；源极(14)，其将所述载流子注入所述压电电阻体；漏极(16)，其从所述压电电阻体接受所述载流子；压电体(12)，其以包围所述压电电阻体的方式进行设置，对所述压电电阻体施加压力；以及栅极(18)，其对所述压电体施加电压，以使所述压电体对所述压电电阻体施加压力。
-
公开(公告)号：CN104303234B
公开(公告)日：2017-12-12
申请号：CN201380025692.9
申请日：2013-02-19
Applicant: 国立研究开发法人科学技术振兴机构
IPC: G11C11/15 , G11C11/413
CPC classification number: G11C14/0081 , G11C11/1673 , G11C11/1675 , G11C11/1677 , G11C13/0069 , G11C14/0054 , G11C2013/0076 , G11C2207/2263
Abstract: 一种存储电路，具备：双稳态电路(30)，存储数据；非易失性元件(MTJ1、MTJ2)，将存储在上述双稳态电路中的数据非易失性地进行保存，并将非易失性地保存的数据恢复到上述双稳态电路中；和判定部(50)，在上述双稳态电路与上述非易失性元件的数据一致的情况下，不将上述双稳态电路的数据保存于上述非易失性元件中，在上述双稳态电路与上述非易失性元件的数据不一致的情况下，将上述双稳态电路的数据保存于上述非易失性元件中。
-
公开(公告)号：CN106796814A
公开(公告)日：2017-05-31
申请号：CN201580043335.4
申请日：2015-08-06
Applicant: 国立研究开发法人科学技术振兴机构
IPC: G11C11/15 , G11C11/412
CPC classification number: G11C14/0081 , G11C11/1675 , G11C11/1697 , G11C11/412 , G11C11/419
Abstract: 一种存储电路，其特征在于，该存储电路包括如下所述的多个单元和控制单元。所述多个单元被放置在多个行和多个列中，使得形成通过划分所述多个行而形成的多个存储体。各存储体包括一个或更多个行。每个单元包括如下元件：双稳态电路，该双稳态电路存储数据；和非易失性元件，该非易失性元件以非易失性方式保持在双稳态电路中所存储的数据，并且把所述数据恢复到双稳态电路。控制单元执行如下操作：依次在每个行执行存储操作；把向作为前述存储体中的一个并包括执行前述存储操作的行的、第一存储体中的单元的电源提供的电压设置为第一电压，第一存储体包括其上执行存储操作的行；并且把作为不在前述第一存储体中的单元的电源提供的电压设置为第二电压，该第二电压小于前述第一电压，但在该第二电压下，双稳态电路中的数据被保持。
-
公开(公告)号：CN106104831A
公开(公告)日：2016-11-09
申请号：CN201580014108.9
申请日：2015-03-06
Applicant: 国立研究开发法人科学技术振兴机构
CPC classification number: H01L49/00 , G11C11/16 , G11C14/0081 , G11C14/009 , H01L27/226 , H01L27/2436 , H03K3/356
Abstract: 一种晶体管，具备：压电电阻体(10)，其传导载流子；源极(14)，其将所述载流子注入所述压电电阻体；漏极(16)，其从所述压电电阻体接受所述载流子；压电体(12)，其以包围所述压电电阻体的方式进行设置，对所述压电电阻体施加压力；以及栅极(18)，其对所述压电体施加电压，以使所述压电体对所述压电电阻体施加压力。
-
-
-
-
-
Search Results
6
records
(took 0.04 seconds)
