一种压电薄膜结构的制备方法
    1.
    发明公开

    公开(公告)号:CN119894348A

    公开(公告)日:2025-04-25

    申请号:CN202510030362.3

    申请日:2025-01-08

    Abstract: 本发明涉及半导体制造技术领域,公开了一种压电薄膜结构的制备方法,制备方法包括:在第一衬底一侧表面依次形成第一热氧层、波导芯和第一包层,形成波导衬底;第一包层包覆波导芯背向第二衬底的一侧表面和波导芯的侧面;在第二衬底一侧表面依次形成第二热氧层、第一电极层、缓冲层、压电薄膜层和第二电极层,形成压电薄膜衬底;在第一包层或者第二电极层一侧表面形成键合层;将波导衬底与压电薄膜衬底上下对准键合在一起;第二电极层或者第一包层与键合层对应接触并键合连接在一起;去除第二衬底和第二热氧层;图形化处理暴露出部分第二电极层。与相关技术相比,本发明可以提高压电薄膜层的质量和压电性能,进而提高压电调制器件的性能和可靠性。

    一种复合波导结构及其制备方法
    2.
    发明公开

    公开(公告)号:CN119828366A

    公开(公告)日:2025-04-15

    申请号:CN202510124228.X

    申请日:2025-01-26

    Abstract: 本申请提供了一种复合波导结构及其制备方法,属于电光调制器技术领域,包括第一波导晶圆,包括衬底、SiO2薄膜、第一金属电极、第一波导结构、第二金属电极和凹槽;第二金属电极通过金属互连通孔与第一金属电极相连,第二金属电极还连接有热调结构,第二金属电极上方设有焊盘孔,凹槽底部位于待键合区第一波导结构的上方;电光薄膜,包括SiO2薄膜、波导凸台和第二波导结构,波导凸台和第二波导结构位于凹槽内,第二波导结构键合于凹槽底部,SiO2薄膜上设有键合预留孔,其位置与焊盘孔位置相对应,第二波导结构材料为电光材料。本申请方案提高了键合区与非键合区工艺结构兼容性,及W2W在异质集成应用中CMOS工艺兼容性。

    波导晶圆、复合调制器及其制备方法

    公开(公告)号:CN119882282A

    公开(公告)日:2025-04-25

    申请号:CN202510124215.2

    申请日:2025-01-26

    Abstract: 本发明实施例提供了一种波导晶圆、复合调制器及其制备方法,涉及电光调制器件技术领域,其中,该波导晶圆包括:SiO2热氧层在硅衬底的顶面;第一SiO2包层在SiO2热氧层的顶面;波导结构在第一SiO2包层中;金属电极在第一SiO2包层和SiO2热氧层中;键合界面位于波导结构上方第一SiO2包层的顶面,键合界面距离波导结构的顶面间的SiO2厚度为预设厚度,键合界面是处理为预设平整度后通过牺牲层的保护避免在刻蚀第二SiO2包层的过程中被过刻蚀,牺牲层在刻蚀完成第二SiO2包层后去除;第二SiO2包层刻蚀后均位于第一SiO2包层的顶面上除键合界面之外的区域处。该方案可以获得厚度可控、表面平整的键合界面。

    复合波导结构及其制备方法
    4.
    发明公开

    公开(公告)号:CN119828368A

    公开(公告)日:2025-04-15

    申请号:CN202510124230.7

    申请日:2025-01-26

    Abstract: 本发明实施例提供了一种复合波导结构及其制备方法,涉及电光调制器件技术领域,其中,该复合波导结构包括:波导晶圆包括硅基底、设置在硅基底的顶面的SiO2层、波导结构和金属电极,波导结构和金属电极设置在SiO2层中且波导结构的所处层位高于金属电极的所处层位,在水平投影上相邻的两个波导结构在金属电极的两侧;凹槽结构设置在SiO2层中,凹槽结构位于待键合区的波导结构的上方;电光薄膜层键合在凹槽结构内,与凹槽结构下方的波导结构构成复合波导结构。该方案提高了键合区与非键合区的工艺结构兼容性,有利于提高D2W异质集成技术的应用范围或场景。

    一种铌酸锂-氮化硅异质集成电光调制器及其制备方法

    公开(公告)号:CN119828365A

    公开(公告)日:2025-04-15

    申请号:CN202510124222.2

    申请日:2025-01-26

    Abstract: 本发明涉及半导体技术领域,提供了一种铌酸锂‑氮化硅异质集成电光调制器及其制备方法,所述电光调制器包括衬底、下包层、富硅氮化硅波导芯、铌酸锂‑氮化硅复合波导芯和电极。下包层上形成至少两个凹槽,凹槽包括中部等宽凹槽和位于中部等宽凹槽两端且宽度渐缩的端部渐缩凹槽。富硅氮化硅波导芯位于凹槽内;铌酸锂‑氮化硅复合波导芯包括氮化硅波导芯和铌酸锂薄膜;电极位于富硅氮化硅波导芯两侧,且设置在键合介质层或铌酸锂薄膜上。本发明的电光调制器可以使光场通过富硅氮化硅波导芯在氮化硅波导芯和铌酸锂‑氮化硅复合波导芯之间进行层间耦合过渡,可以降低膜层厚度,同时确保层间耦合的均一性。

    一种大区域表面氧化硅厚度均匀性控制方法

    公开(公告)号:CN119828364A

    公开(公告)日:2025-04-15

    申请号:CN202510124217.1

    申请日:2025-01-26

    Abstract: 本发明提供了一种大区域表面氧化硅厚度均匀性控制方法,包括:在波导衬底上刻蚀形成金属沉积槽,在金属沉积槽内形成金属电极,并在金属沉积槽内填充氧化硅包层,以通过氧化硅包层将金属电极覆盖;在波导衬底的表面与氧化硅包层的表面共同形成的凹凸表面上形成第一光刻胶层,对第一光刻胶层进行图形化处理,以使图形化的第一光刻胶层在金属电极与金属沉积槽的槽壁之间的间隙上方形成保护结构;以保护结构为掩模,通过刻蚀图形化凹凸表面,以对凹凸表面进行第一次平坦化处理;去除保护结构,再对凹凸表面进行第二次平坦化处理,获得处理后的波导器件。本发明能够对大区域表面氧化硅厚度均匀性进行精确控制,进而提高器件性能及产品良率。

    电光薄膜晶圆及制备方法和异质集成电光调制器制备方法

    公开(公告)号:CN119846862A

    公开(公告)日:2025-04-18

    申请号:CN202510124220.3

    申请日:2025-01-26

    Abstract: 本发明属于半导体领域,涉及电光调制器制备技术,公开了一种电光薄膜晶圆及制备方法和异质集成电光调制器制备方法。所述电光薄膜晶圆包括第一衬底和电光薄膜层,第一衬底上设有多个凸出部,相邻的凸出部之间具有间隙;每个凸出部上均设有第一键合介质层。凸出部包括去除速率大于第一衬底和第一键合介质层的刻蚀层,电光薄膜层与第一键合介质层键合连接。所述制备方法包括:将制备的电光薄膜晶圆切片键合在光波导晶圆上;逐次去除第一衬底和第一键合介质层上残余的凸出部;形成电极得到异质集成电光调制器。本发明可以缩短第一衬底去除时间,降低成本,提高去除均匀性,减轻衬底残留对光波导传播损耗的影响,降低光波导衬底刻蚀损伤等。

    一种复合波导结构及制备方法
    8.
    发明公开

    公开(公告)号:CN119828369A

    公开(公告)日:2025-04-15

    申请号:CN202510124231.1

    申请日:2025-01-26

    Abstract: 本发明提供一种复合波导结构及制备方法,涉及半导体加工技术领域,其中,包括:波导晶圆,波导晶圆包括Si基底层、设置在Si基底层的顶面的SiO2层、波导结构、金属电极和至少一个键合凹槽,波导结构和金属电极设置在SiO2层中且波导结构的所处层位高于金属电极的所处层位;键合凹槽设置在SiO2层中且位于待键合区的波导结构的上方;电光薄膜层,电光薄膜层与键合凹槽一一对应,键合在对应的键合凹槽内,电光薄膜层与对应键合凹槽下方的波导结构构成复合波导结构。在键合时通过下压技术使支撑连接点断裂后将电光薄膜层压入键合凹槽内,实现了小尺寸孔隙内的复合波导结构的加工。

    异质集成的电光调制器及其制备方法

    公开(公告)号:CN119717318A

    公开(公告)日:2025-03-28

    申请号:CN202510056477.X

    申请日:2025-01-14

    Abstract: 本发明实施例提供了一种异质集成的电光调制器及其制备方法,涉及电光集成器件技术领域,其中,该电光调制器包括:下包层位于第一衬底的顶面上;叠层波导芯位于下包层的顶面上,叠层波导芯包括第一层波导芯、中间层和第二层波导芯,第一层波导芯和第二层波导芯之间设置中间层;键合介质层覆盖在叠层波导芯的顶面上;电光薄膜层键合在键合介质层的顶面上,电光薄膜层与叠层波导芯中的至少一层波导芯构成复合波导芯;电极设置在电光薄膜层的上方或下方,且在水平投影上电极位于叠层波导芯的两侧。该方案使得电光调制器的结构、应用更具灵活性,也扩展了电光调制器的应用范围或场景。

    波导结构及其制备方法、层间耦合器件及其制备方法

    公开(公告)号:CN119620294A

    公开(公告)日:2025-03-14

    申请号:CN202510062223.9

    申请日:2025-01-15

    Abstract: 本发明涉及光学器件技术领域,公开了波导结构及其制备方法、层间耦合器件及其制备方法。波导结构的制备方法包括:在衬底层上形成第一下包层;第一下包层形成包括第一条形槽和第一渐缩槽的第一凹槽,第一渐缩槽的截面宽度逐渐减小且逐渐趋近于预设宽度;在第一下包层上共形形成具有第二凹槽的第二下包层,第二凹槽伸入第一凹槽,包括第二条形槽和第二渐缩槽,第二渐缩槽的截面宽度逐渐减小且逐渐趋近于零;在第二凹槽内形成与第二凹槽共形的波导芯。本发明利用所提出的波导结构的制备方法形成的层间耦合器件,能够提高耦合效率和集成度,降低传输损耗,且无需高分辨率的光刻工艺。

Patent Agency Ranking