数据采集装置和数据采集方法
    1.
    发明公开

    公开(公告)号:CN119200476A

    公开(公告)日:2024-12-27

    申请号:CN202411322771.2

    申请日:2024-09-23

    Abstract: 本发明公开了一种数据采集装置和数据采集方法,包括:若干个数据采集通道、控制模块和电源模块,每个数据采集通道对应连接一个温度传感器,每个数据采集通道包括一个数据采集模块,每个数据采集模块包括放大增益单元、采集单元和隔离单元;放大增益单元,用于对温度传感器所在工业现场的干扰信号进行屏蔽以及对模拟量信号进行稳压放大处理;采集单元,用于将采集到的稳压放大处理后的模拟量信号转换为数字量信号;隔离单元,用于将数字量信号通过隔离方式反馈至控制模块。本发明通过每通道设置独立的数据采集模块解决了温度数据采集响应慢且灵活性差的问题,且通过放大增益单元、采集单元和隔离单元降低信号干扰强度,提高数据采集准确性。

    基于安全总线的数据同步方法

    公开(公告)号:CN114047728B

    公开(公告)日:2024-06-28

    申请号:CN202111254938.2

    申请日:2021-10-27

    Abstract: 本发明公开了一种基于安全总线的数据同步方法,该数据同步方法应用于冗余控制装置,该冗余控制装置包括多个互为冗余的计算机模块,多个互为冗余的计算机模块之间通过安全总线进行通信,该数据同步方法包括:将每个计算机模块划分为多个数据存储区域,将获取到的作为发送端的计算机模块的本地数据存储区域中的目标数据按照预设数据帧格式打包成数据包;基于安全总线将数据包同步传输至作为接收端的计算机模块相应的映射数据存储区域。本发明通过将获取到的发送端的本地数据存储区域中的目标数据打包成数据包;将数据包同步传输至接收端相应的映射数据存储区域,实现了冗余控制装置中多个计算机模块之间的数据同步,提高了冗余控制装置的可靠性。

    基于FPGA的滤波方法及系统
    4.
    发明公开

    公开(公告)号:CN117405996A

    公开(公告)日:2024-01-16

    申请号:CN202311354530.1

    申请日:2023-10-18

    Abstract: 本发明公开了一种基于FPGA的滤波方法及系统,其中,滤波方法包括以下步骤:将ADC采样得到的IO卡件的多个电压数据保存为原始数列;将所述原始数列内的每个所述电压数据与所述原始数列内所有所述电压数据并行进行比较,以得到比较结果;基于比较结果和比较结果与得分之间的关系获取对应得分,累加计算出每个所述电压数据获得的分数值;根据所述分数值对所述原始数列中所述电压数据进行排序,以得到有序数列;将所述有序数列前端和/或后端的若干个电压数据去除,并对剩余电压数据进行均值滤波。本发明可以解决ESD实验静电脉冲干扰问题,处理过程中,算法通过数据并行比较实现排序,可以提高效率,缩短排序时间,实现快速排序。

    基于FPGA的多通道的HART实现系统
    5.
    发明公开

    公开(公告)号:CN115391253A

    公开(公告)日:2022-11-25

    申请号:CN202211160338.4

    申请日:2022-09-22

    Abstract: 本发明公开了一种基于FPGA的多通道的HART实现系统,所述实现系统包括:控制模块,用于发送数据至单路转多路模块,并接收所述单路转多路模块的返回数据;单路转多路模块,所述单路转多路模块中包含多个数据通道,用于将所述控制模块的发出数据传输至HART设备,并接收所述HART设备的返回数据,将所述返回数据以多个数据通道传输至所述控制模块。通过设置一种多个通道相对独立的HART通信设计,无需在多个通道进行切换,不受通讯响应时间的限制,减少了多个通道轮询耗时,减轻了通道间的干扰,极大提升了整个HART通讯的效率和可靠性。

    基于安全总线的数据同步方法

    公开(公告)号:CN114047728A

    公开(公告)日:2022-02-15

    申请号:CN202111254938.2

    申请日:2021-10-27

    Abstract: 本发明公开了一种基于安全总线的数据同步方法,该数据同步方法应用于冗余控制装置,该冗余控制装置包括多个互为冗余的计算机模块,多个互为冗余的计算机模块之间通过安全总线进行通信,该数据同步方法包括:将每个计算机模块划分为多个数据存储区域,将获取到的作为发送端的计算机模块的本地数据存储区域中的目标数据按照预设数据帧格式打包成数据包;基于安全总线将数据包同步传输至作为接收端的计算机模块相应的映射数据存储区域。本发明通过将获取到的发送端的本地数据存储区域中的目标数据打包成数据包;将数据包同步传输至接收端相应的映射数据存储区域,实现了冗余控制装置中多个计算机模块之间的数据同步,提高了冗余控制装置的可靠性。

    通讯装置
    7.
    发明公开
    通讯装置 审中-实审

    公开(公告)号:CN116112309A

    公开(公告)日:2023-05-12

    申请号:CN202211609590.9

    申请日:2022-12-14

    Abstract: 本发明公开了一种通讯装置,通讯装置包括通道组件,通道组件包括:数据采集模块,用于获取HART信号,并将HART信号发送给与数据采集模块连接的HART调制解调器;控制模块,与HART调制解调器连接,控制模块用于将HART调制解调器的配置参数的参数值配置为与目标幅值相匹配的目标参数值;HART调制解调器,用于根据目标参数值对HART信号进行调制解调,并输出目标幅值的HART信号。本发明解决了HART信号不便于调节幅值而导致信号丢失的问题,消除了HART信号切换中引起的毛刺的问题,也减少了HART信号响应时间,提高了HART通信效率及可靠性。

    基于FPGA的机器故障的检测方法、系统、设备及介质

    公开(公告)号:CN115387917A

    公开(公告)日:2022-11-25

    申请号:CN202211160357.7

    申请日:2022-09-22

    Abstract: 本发明公开了一种基于FPGA的机器故障的检测方法、系统、设备及介质,该检测方法应用于FPGA,该检测方法包括:读取功能节点的配置信息;对配置信息进行CRC校验,以得到CRC校验结果;基于配置信息读取功能节点对应的目标逻辑函数以及输入数值;基于目标逻辑函数对输入数值进行逻辑运算,以得到逻辑运算结果;基于CRC校验结果和/或逻辑运算结果检测机器是否出现故障。本发明基于FPGA读取上位机配置的逻辑组态的功能节点的配置信息,并执行该功能节点的逻辑运算以及校验功能,实现了基于FPGA执行各种复杂的ETS逻辑算法,能够准确、快速的检测机器的故障情况,提高了检测效率和用户体验。

    可插拔式IO模块及DCS系统
    9.
    发明公开

    公开(公告)号:CN113885465A

    公开(公告)日:2022-01-04

    申请号:CN202111264032.9

    申请日:2021-10-27

    Abstract: 本发明公开了一种可插拔式IO模块及DCS系统,其中该可插拔式IO模块包括底座、子卡、固定部件和可插拔熔丝,所述固定部件用于将所述子卡可拆卸的安装在所述底座上,所述底座上开设有至少一个熔丝孔,所述可插拔熔丝插设在所述熔丝孔内。可插拔式IO模块通过将底座与子卡可拆卸式的连接,从而解决了模块维修不容易拆卸,且拆装麻烦的问题;在底座上设置熔丝孔使得可插拔熔丝裸露在模块壳体以外,进而可及时准确的判断出熔丝是否熔断,且在更换时非常容易操作,具有高可靠性、高维护性、高稳定性等优点。

    基于FPGA的机器故障的检测方法、系统、设备及介质

    公开(公告)号:CN115387917B

    公开(公告)日:2024-08-09

    申请号:CN202211160357.7

    申请日:2022-09-22

    Abstract: 本发明公开了一种基于FPGA的机器故障的检测方法、系统、设备及介质,该检测方法应用于FPGA,该检测方法包括:读取功能节点的配置信息;对配置信息进行CRC校验,以得到CRC校验结果;基于配置信息读取功能节点对应的目标逻辑函数以及输入数值;基于目标逻辑函数对输入数值进行逻辑运算,以得到逻辑运算结果;基于CRC校验结果和/或逻辑运算结果检测机器是否出现故障。本发明基于FPGA读取上位机配置的逻辑组态的功能节点的配置信息,并执行该功能节点的逻辑运算以及校验功能,实现了基于FPGA执行各种复杂的ETS逻辑算法,能够准确、快速的检测机器的故障情况,提高了检测效率和用户体验。

Patent Agency Ranking