公开(公告)号：CN103713543A

公开(公告)日：2014-04-09

申请号：CN201310693940.9

申请日：2013-12-18

Applicant: 国核自仪系统工程有限公司

Inventor： 王楠 ,  刘玉升 ,  邵磊

IPC: G05B19/042

Abstract: 本发明属于分散式工业控制技术领域，涉及一种基于FPGA的多串口并行处理架构，包括收发器、FPGA可编程逻辑芯片和处理器CPU，CPU通过CPU接口总线与所述FPGA芯片连接，其特征在于：在所述FPGA芯片内部通过硬件描述语言设计多个UART核和与各UART核相对应的多个协处理器MCU；所述FPGA内嵌多个与各协处理器MCU相对应的嵌入式存储器，各嵌入式存储器配置为可以读写操作的双端口模式；所述多个UART核与多个相对应的所述收发器通过RS232/RS422/RS485接口连接。本发明硬件设计成本低，能有效降低CPU负荷，提升串行总线数据传输带宽，可以灵活扩展多路串行通道。

公开(公告)号：CN203705861U

公开(公告)日：2014-07-09

申请号：CN201320834001.7

申请日：2013-12-18

Applicant: 国核自仪系统工程有限公司

Inventor： 王楠 ,  刘玉升 ,  邵磊

IPC: G05B19/042

Abstract: 本实用新型属于分散式工业控制技术领域，涉及一种基于FPGA的多串口并行处理架构，包括收发器、FPGA可编程逻辑芯片和处理器CPU，CPU通过CPU接口总线与所述FPGA芯片连接，其特征在于：在所述FPGA芯片内部通过硬件描述语言设计多个UART核和与各UART核相对应的多个协处理器MCU；所述FPGA内嵌多个与各协处理器MCU相对应的嵌入式存储器，各嵌入式存储器配置为可以读写操作的双端口模式；所述多个UART核与多个相对应的所述收发器通过RS232/RS422/RS485接口连接。本实用新型硬件设计成本低，能有效降低CPU负荷，提升串行总线数据传输带宽，可以灵活扩展多路串行通道。