-
公开(公告)号:CN117952367A
公开(公告)日:2024-04-30
申请号:CN202410129587.X
申请日:2024-01-30
Applicant: 国核自仪系统工程有限公司
IPC: G06Q10/0631 , G06Q10/10 , G06F11/36
Abstract: 本发明公开了一种测试管理系统和数字化测试管理装置、管理方法,包括:基础信息模块,用于确定多个流程模板和项目相关人员的账号对应的责任团队;项目管理模块,用于获取若干个项目后,确定每个项目的测试信息,且统计每个项目的测试相关信息;执行模块,用于从若干个项目中筛选出目标项目,确定目标项目对应的流程模板,获取目标项目的测试状态信息,按照流程模板通知目标项目对应的责任团队,以对目标项目的数字化测试进行管理;接口模块,用于连接测试设备、终端设备和其他设备。本发明通过数字化手段实现测试管理活动中所有的任务要素实现远程管理,提供高效的人机和人人协同方式,减少测试现场的人员需求,提升测试管理活动的效率。
-
公开(公告)号:CN112285538B
公开(公告)日:2022-09-20
申请号:CN202011194098.0
申请日:2020-10-30
Applicant: 国核自仪系统工程有限公司
IPC: G01R31/28
Abstract: 本发明公开了一种芯片测试方法及系统。方法包括:获取对芯片进行软件仿真测试所得的波形文件,波形文件包括芯片在软件仿真测试通过的情况下输入引脚在每个时钟周期内的输入信号波形和输出引脚相应产生的预期输出信号波形;将波形文件转换成数据流文件,数据流文件包括输入数据流和预期输出数据流;根据输入数据流控制信号输入电路产生激励信号并发送至芯片的输入引脚;通过信号输出电路回收芯片的输出引脚输出的输出信号并转换成实际输出数据流;比较实际与预期输出数据流是否相同。本发明的芯片测试系统能够复用芯片在软件开发过程中的测试数据和波形,无需额外开发测试用例,自动对比并定位预期波形和实际波形的时间点。
-
公开(公告)号:CN112285538A
公开(公告)日:2021-01-29
申请号:CN202011194098.0
申请日:2020-10-30
Applicant: 国核自仪系统工程有限公司
IPC: G01R31/28
Abstract: 本发明公开了一种芯片测试方法及系统。方法包括:获取对芯片进行软件仿真测试所得的波形文件,波形文件包括芯片在软件仿真测试通过的情况下输入引脚在每个时钟周期内的输入信号波形和输出引脚相应产生的预期输出信号波形;将波形文件转换成数据流文件,数据流文件包括输入数据流和预期输出数据流;根据输入数据流控制信号输入电路产生激励信号并发送至芯片的输入引脚;通过信号输出电路回收芯片的输出引脚输出的输出信号并转换成实际输出数据流;比较实际与预期输出数据流是否相同。本发明的芯片测试系统能够复用芯片在软件开发过程中的测试数据和波形,无需额外开发测试用例,自动对比并定位预期波形和实际波形的时间点。
-
公开(公告)号:CN118964550A
公开(公告)日:2024-11-15
申请号:CN202410955529.2
申请日:2024-07-17
Applicant: 国核自仪系统工程有限公司
IPC: G06F16/332 , G06F16/33 , G06F40/284 , G06F18/22 , G06F21/62
Abstract: 本公开提供一种数字员工辅助方法、系统及电子设备,方法包括:获取用户的查询向量数据;将查询向量数据与向量库中存储的文档数据进行向量相似度计算得到若干相似文本块以及每一相似文本块的相似度;按照预设的提示词,将相似度大于预设阈值的相似文本块通过训练好的大语言模型进行展示。本公开通过大型语言模型等模型工具的应用,为员工提供一个熟悉相关工作程序并且能够针对员工具体应用场景问题进行解答和指导的数字员工辅助系统,实现从众多且格式各异的文档中提取出合适的解答和指导内容;自适应设备条件采用合适的模型;本地部署,避免数据在传输过程中的泄密风险,保障信息安全;确保回答的相关性和准确性,提高了便利性。
-
公开(公告)号:CN117687898A
公开(公告)日:2024-03-12
申请号:CN202311478003.1
申请日:2023-11-07
Applicant: 国核自仪系统工程有限公司 , 山东核电有限公司
IPC: G06F11/36 , G06F30/343
Abstract: 本发明公开了一种FPGA的测试系统、方法和电子设备。测试系统先对FPGA芯片的配置信息进行检测,将按照获取的配置信息自动生成的预期配置文本与FPGA芯片的配置信息生成的开发配置文本比较,检测出开发配置文本的错误;再检测FPGA芯片的代码和逻辑功能,将检测无误或者修改后的开发配置文本下装至存储设备,并利用系统平台组件库自动化生成模型,根据输入的参数和自动化生成激励工具自动生成测试激励,通过对应的数据接口将测试激励分别输入到仿真模型与FPGA芯片中,从而大大缩短了测试需要的时间,提升了测试工作的效率并降低了人为错误率,克服了测试执行者在执行测试必须要精通底层语法及编译环境配置等痛点。
-
公开(公告)号:CN110717305A
公开(公告)日:2020-01-21
申请号:CN201910933304.6
申请日:2019-09-29
Applicant: 国核自仪系统工程有限公司
IPC: G06F30/343 , G06F30/392 , G06F30/398
Abstract: 本发明公开了一种适用于FPGA的验证与确认的方法、系统、设备及介质,方法包括:S1、执行概念阶段的任务;S2、执行需求阶段的任务;S3、执行设计阶段的任务;S4、执行实现阶段的任务;S5、执行测试阶段的任务;步骤S3中的任务包括:设计可编程逻辑仿真测试平台和设计可编程逻辑硬件测试环境;步骤S4中的任务包括:评估可编程逻辑综合布局布线的结果和执行可编程逻辑硬件测试。本发明通过对FPGA需求、设计文档的评估,能够在FPGA还未编码前,通过验证与确认的方式,发现错误。本发明能够满足高安全要求的领域中对于集散控制系统的控制核心的FPGA的验证的指标要求,具备可执行性,能够规范FPGA验证生命周期,进而能够提高FPGA的功能的正确性和一致性。
-
公开(公告)号:CN110716876A
公开(公告)日:2020-01-21
申请号:CN201910941312.5
申请日:2019-09-30
Applicant: 国核自仪系统工程有限公司
IPC: G06F11/36
Abstract: 本发明公开了一种自动化验证可编程逻辑代码的测试平台及测试方法。其中,测试平台包括主服务器以及与所述主服务器通信连接的若干从服务器,所述主服务器用于监控所有从服务器的运行状态,并根据各从服务器的运行状态向各从服务器分发若干测试用例;所述从服务器用于根据接收到的测试用例对待测可编程逻辑代码进行仿真测试,并将仿真测试的结果反馈至所述主服务器。本发明基于服务器集群对待测可编程逻辑代码进行仿真测试,其中,主服务器实时监控各从服务器的运行状态,并根据运行状态主动调配各从服务器用于仿真测试的测试用例,较之单一的测试执行系统,本发明的测试稳定性强且测试效率高。
-
-
-
-
-
-