公开(公告)号：CN1538454A

公开(公告)日：2004-10-20

申请号：CN200410002963.1

申请日：2004-01-21

Applicant: 因芬尼昂技术股份公司

Inventor： M·库滋门卡 ,  O·基赫尔

IPC: G11C11/409 ,  G11C11/4093 ,  H01L27/108

CPC classification number: G11C7/1084 ,  G11C7/1078 ,  G11C7/109 ,  G11C7/1093 ,  G11C11/4093

Abstract: 本发明系关于一种用以缓冲并联供应至一半导体电路模块上之相同芯片，特别是DRAM芯片，之信号之缓冲放大器装置，其具有在每一信号线中之可调式延迟电路(71)，以及一延迟侦测器电路(6)，其系于缓冲放大器装置(1)之输入端及输出端接收源自该缓冲放大器装置之时脉信号，并自此些两信号间撷取相位差，以及产生用于设定该延迟电路(71)之可变延迟时间(Δtvar)之一控制信号。因此，该延迟侦测器电路(6)所设定之该延迟时间系独立于该DRAM内存芯片(13)之参数的变化之外。安排路径至该延迟侦测器电路(6)之输入端之回馈路径(11)系具有与电容组件(10)具有相同结构及相同电性特质之一参考线网络(9)，其中该电容组件(10)系终止被安排线路至该DRAM内存芯片之该线网络(12)且亦终止该参考线网络(9)，并具有与在DRAM内存芯片(13)上信号输入端相同之电容。

公开(公告)号：CN1538454B

公开(公告)日：2010-06-02

申请号：CN200410002963.1

申请日：2004-01-21

Applicant: 因芬尼昂技术股份公司

Inventor： M·库滋门卡 ,  O·基赫尔

IPC: G11C11/409 ,  G11C11/4093 ,  H01L27/108

CPC classification number: G11C7/1084 ,  G11C7/1078 ,  G11C7/109 ,  G11C7/1093 ,  G11C11/4093

Abstract: 本发明系关于一种用以缓冲并联供应至一半导体电路模块上之相同芯片，特别是DRAM芯片，之信号之缓冲放大器装置，其具有在每一信号线中之可调式延迟电路(71)，以及一延迟侦测器电路(6)，其系于缓冲放大器装置(1)之输入端及输出端接收源自该缓冲放大器装置之时脉信号，并自此些两信号间撷取相位差，以及产生用于设定该延迟电路(71)之可变延迟时间(Δtvar)之一控制信号。因此，该延迟侦测器电路(6)所设定之该延迟时间系独立于该DRAM内存芯片(13)之参数的变化之外。安排路径至该延迟侦测器电路(6)之输入端之回馈路径(11)系具有与电容组件(10)具有相同结构及相同电性特质之一参考线网络(9)，其中该电容组件(10)系终止被安排线路至该DRAM内存芯片之该线网络(12)且亦终止该参考线网络(9)，并具有与在DRAM内存芯片(13)上信号输入端相同之电容。