公开(公告)号：CN110348574B

公开(公告)日：2022-02-15

申请号：CN201910646515.1

申请日：2019-07-17

Applicant: 哈尔滨理工大学

Inventor： 刘杰 ,  马力强

IPC: G06N3/08 ,  G06N3/04

Abstract: 本发明提供了一种可以用来加速卷积神经网络中多通道卷积运算的方法，其特点是该加速器可以加速任何结构的神经网络，可编程、可在线配置，支持的特征图大小、特征图通道数、卷积核大小、卷积核通道数、卷积步幅灵活可变，控制逻辑简单，卷积运算并行度高，该加速器可以应用到任何ZYNQ架构的平台上，用户可以根据自己芯片中dsp的资源对加速电路裁剪；最小可以支持128个dsp(Digital Signal Processing)资源。本发明所述一种基于ZYNQ的通用卷积神经网络加速结构，包括：ARM处理器、总线互联、DDR4控制器、内存条、寄存器、卷积运算通路、辅助运算通路、池化运算通路、访存模块。

公开(公告)号：CN110348574A

公开(公告)日：2019-10-18

申请号：CN201910646515.1

申请日：2019-07-17

Applicant: 哈尔滨理工大学

Inventor： 刘杰 ,  马力强

IPC: G06N3/08 ,  G06N3/04

Abstract: 本发明提供了一种可以用来加速卷积神经网络中多通道卷积运算的方法，其特点是该加速器可以加速任何结构的神经网络，可编程、可在线配置，支持的特征图大小、特征图通道数、卷积核大小、卷积核通道数、卷积步幅灵活可变，控制逻辑简单，卷积运算并行度高，该加速器可以应用到任何ZYNQ架构的平台上，用户可以根据自己芯片中dsp的资源对加速电路裁剪；最小可以支持128个dsp(Digital Signal Processing)资源。本发明所述一种基于ZYNQ的通用卷积神经网络加速结构，包括：ARM处理器、总线互联、DDR4控制器、内存条、寄存器、卷积运算通路、辅助运算通路、池化运算通路、访存模块。

公开(公告)号：CN109993018A

公开(公告)日：2019-07-09

申请号：CN201910272371.8

申请日：2019-04-04

Applicant: 哈尔滨理工大学

Inventor： 刘杰 ,  马力强

IPC: G06K7/14 ,  G06T3/40 ,  G06T3/60

Abstract: 本发明提供一种基于Zynq异构平台的二维码识别系统及识别方法，属于图像处理技术领域。本发明包括：视频图像采集模块、可编程逻辑阵列、可编程子系统、DDR存储器以及千兆以太网接口模块；视频图像采集模块采集待识别的二维码视频，传递至图像处理模块进行处理，并将处理后的数据传递至VNMA模块将数据封装成AXI形式的数据流并传输至可编程子系统；可编程子系统对二维码进行识别并将二维码识别信息传递至VDMA模块，最后通过HDMI模块将该识别信息传递至显示设备。本发明解决了目前工业领域二维码识别技术识别率较低、处理速度慢、准确率不高的问题。本发明可用于工业领域的二维码识别。

公开(公告)号：CN207946513U

公开(公告)日：2018-10-09

申请号：CN201820337791.0

申请日：2018-03-13

Applicant: 哈尔滨理工大学

Inventor： 刘杰 ,  裴杰 ,  马力强

IPC: G01R35/02 ,  G01R15/18 ,  G05B19/042

Abstract: 本实用新型提供一种电流互感器饱和补偿装置，包括模数转换电路，FIFO存储电路，电平转换电路，数据、地址及控制总线，FLASH存储电路，SRAM存储电路，监控电路，FPGA控制电路和DSP控制电路。FPGA控制电路包括采样控制单元、初始化控制及异常情况处理单元和地址译码与读写控制单元；DSP控制电路包括boot-loader单元、CPU、总线控制寄存器、定时器和RAM存储单元。该电流互感器饱和补偿装置可以对二次侧失真的电流信号进行实时的监控，及时补偿失真的电流信号。