公开(公告)号：CN101567214A

公开(公告)日：2009-10-28

申请号：CN200910072234.6

申请日：2009-06-10

Applicant: 哈尔滨工业大学

Inventor： 赵慧卓 ,  许秉时 ,  白旭

IPC: G11C11/407 ,  G11C11/417 ,  G11C11/4195 ,  H03K19/0185

Abstract: 适应九管存储单元读写功能的行选择器，属于数字电子领域，本发明为了解决九管存储单元无法通过译码线直接控制选择需要被读写行的问题。本发明包括三输入与门、二输入与门和非门，三输入与门的第一输入端为写控制信号输入端，三输入与门的第三输入端为非门端，三输入与门的输出端为行选择写使能信号输出端，接九管存储单元WR线；三输入与门的第二输入端和二输入与门的第一输入端为行地址信号输入端，二输入与门的第二输入端和非门的输入端为读控制信号输入端，非门的输出端和三输入与门的非门端相连，二输入与门的输出端为行选择读使能信号输出端，接九管存储单元的RD线，本发明用于九管存储单元的存储器的行选择。

公开(公告)号：CN101567214B

公开(公告)日：2011-06-15

申请号：CN200910072234.6

申请日：2009-06-10

Applicant: 哈尔滨工业大学

Inventor： 赵慧卓 ,  许秉时 ,  白旭

IPC: G11C11/407 ,  G11C11/417 ,  G11C11/4195 ,  H03K19/0185

Abstract: 适应九管存储单元读写功能的行选择器，属于数字电子领域，本发明为了解决九管存储单元无法通过译码线直接控制选择需要被读写行的问题。本发明包括三输入与门、二输入与门和非门，三输入与门的第一输入端为写控制信号输入端，三输入与门的第三输入端为非门端，三输入与门的输出端为行选择写使能信号输出端，接九管存储单元WR线；三输入与门的第二输入端和二输入与门的第一输入端为行地址信号输入端，二输入与门的第二输入端和非门的输入端为读控制信号输入端，非门的输出端和三输入与门的非门端相连，二输入与门的输出端为行选择读使能信号输出端，接九管存储单元的RD线，本发明用于九管存储单元的存储器的行选择。