公开(公告)号：CN109491949B

公开(公告)日：2022-06-07

申请号：CN201811427524.3

申请日：2018-11-27

Applicant: 哈尔滨工业大学

Inventor： 张展 ,  左德承 ,  刘宏伟 ,  董剑 ,  薛利兴 ,  冯懿 ,  尚江卫 ,  曹瑞 ,  温东新 ,  罗丹彦 ,  舒燕君

IPC: G06F13/40 ,  G06F9/50

Abstract: 基于Zynq的动态可重构框架及方法，涉及嵌入式系统应用技术领域。本发明是为了解决现有嵌入式系统对体积和功耗有约束，硬件资源不丰富的问题。本发明以Zynq为基础，能够提供计算任务重构与I/O接口重构功能。动态区域的功能应用了局部动态可重构技术，计算任务功能和与接入设备匹配的I/O接口逻辑按需进行重配置，提高了FPGA的资源利用率。最终达到提高系统计算任务的效率、提供更多种类的I/O接口、提高系统的可扩展性的目的。

公开(公告)号：CN109491949A

公开(公告)日：2019-03-19

申请号：CN201811427524.3

申请日：2018-11-27

Applicant: 哈尔滨工业大学

Inventor： 张展 ,  左德承 ,  刘宏伟 ,  董剑 ,  薛利兴 ,  冯懿 ,  尚江卫 ,  曹瑞 ,  温东新 ,  罗丹彦 ,  舒燕君

IPC: G06F13/40 ,  G06F9/50

Abstract: 基于Zynq的动态可重构框架及方法，涉及嵌入式系统应用技术领域。本发明是为了解决现有嵌入式系统对体积和功耗有约束，硬件资源不丰富的问题。本发明以Zynq为基础，能够提供计算任务重构与I/O接口重构功能。动态区域的功能应用了局部动态可重构技术，计算任务功能和与接入设备匹配的I/O接口逻辑按需进行重配置，提高了FPGA的资源利用率。最终达到提高系统计算任务的效率、提供更多种类的I/O接口、提高系统的可扩展性的目的。